

## AlGaAs/GaAs HBT의 제작과 특성연구

(Fabrication and Characterization  
of AlGaAs/GaAs HBT)

朴盛鎬\*, 崔仁勳\*\*\*, 吳應起\*, 崔成宇\*, 朴文平\*, 尹亨燮\*, 李海權\*, 朴喆淳\*, 朴亨茂\*

(Sung Ho Park, In-Hoon Choi, Eung-Gie Oh, Sung Woo Choi, Moon Pyung Park,

Hyung Sup Youn, Hae Gwon Lee, Chul Soon Park and Hyung-Moo Park)

## 要約

본 논문에서는 MBE에 의해 성장된 AlGaAs/GaAs의 이중접합 구조를 갖는 3인치 에피웨이퍼를 사용하여 n-p-n HBT소자를 제작하고, DC 및 AC 특성을 측정 분석하였다. HBT 에피구조로서 에미터 캡 층과 에미터 사이에 Al의 조성경사를 갖도록 하였으며, 불순물로서 Be이 도핑된 베이스층의 농도와 두께는 각각  $1 \times 10^{19}/\text{cm}^3$ 과 50nm로 설계하였다. 소자 제작공정은 i-line stepper를 중심으로한 리소그라피 공정과 습식식각 및 전극금속의 리프트 오프에 의해 이루어졌으며, 금속간 연결을 위해 PECVD SiN을 절연막으로서 사용하였다. 에미터 크기가  $3 \times 10 \mu\text{m}^2$ 인 HBT소자의 차단주파수는 35GHz, 최대 진동주파수는 21GHz였으며, 이 때 DC 전류이득은 60을 나타내었다. 그리고 3인치 웨이퍼 내에서의 콜렉터와 베이스 전류의 이상계수의 분포는 매우 균일하였으며, off-set 전압 및 전류이득의 평균값은 각각 0.32V와 32인 것으로 측정되었다.

## Abstract

We have fabricated n-p-n HBTs using 3-inch AlGaAs/GaAs hetero structure epi-wafers grown by MBE. DC and AC characteristics of HBT devices were measured and analyzed. For HBT epi-structure, Al composition of emitter was graded in the region between emitter cap and emitter. And base layer was designed with concentration of  $1 \times 10^{19}/\text{cm}^3$  and thickness of 50 nm, and Be was used as the p-type dopant. Principal processes for device fabrication consist of photolithography using i-line stepper, wet mesa etching, and lift-off of each ohmic metal. The PECVD SiN film was used as the insulator for the metal interconnection. HBT device with emitter size of  $3 \times 10 \mu\text{m}^2$  resulted in cut-off frequency of 35GHz, maximum oscillation frequency of 21GHz, and current gain of 60. The distribution of the ideality factor of collector and base current was very uniform, and the average values of off-set voltage and current gain were 0.32V and 32 within a 3-inch wafer.

\* 正會員, 韓國電子通信研究所  
(Compound Semiconductor Dept. Elec.  
Telecommunications Research Institute)

\*\* 正會員, 和合物半導體研究部  
(Dept. of Material Science, Eng., Korea Univ.)  
接受日字: 1994年 1月 6日

## 1. 서론

HBT소자는 이중접합에서 형성되는 에너지 밴드구조의 특징으로 인해 여타 반도체소자와 비교할 때 고속 및 고주파 특성면에서 현격한 장점을 지니고 있다. 예를들어 GaAs FET에 비해서는 높은 전류 및 전력밀도, 미세형상 공정에서의 여유도 외에 저잡음 특성이 더욱 우수하며, 이중접합 에피구조에 의한 2-DEG (Two-Dimensional Electron Gas) 채널층을 이용하는 HEMT와 비교할 때 고속특성 면에서는 대등한 소자특성을 나타내지만 이를 위해서 HEMT 소자의 경우 적어도 0.25 $\mu\text{m}$  내지는 0.1 $\mu\text{m}$  이하의 길이를 갖는 T-gate의 형성이 필수적 이고 또한 파괴전압이 HBT소자와 비교할 때 현저히 낮은 단점을 갖고 있다. 그밖에 Si 바이폴라 소자와 비교할 때 보다 높은 차단주파수 (cut-off frequency,  $f_T$ ), 낮은 베이스 저항, 베이스-에미터간 용량(capacitance)의 감소 및 저항이 매우 큰 기판의 사용이 가능하다는 것 등의 여러가지 장점을 갖는다.<sup>1</sup> 특히 분자선 에피택시 (MBE: Molecular Beam Epitaxy) 방법으로 성장된 AlGaAs/GaAs 에피 구조에서는 급준한 도핑형상과 초박막이 재현성있게 얻어질 수 있으므로 현재까지 가장 많이 이용되고 있으며, 이를 활용한 HBT소자는 고속 디지털회로, 아날로그/디지털 변환기, 광전 집적회로의 전류구동기 등 부가 가치가 높은 각종 고성능회로에 광범위하게 응용되고 있고, 상용제품들도 최근 활발히 개발되고 있으며 IC화하는 추세이다.<sup>2,4</sup> 그러나 HBT소자는 저렴한 가격으로 소형이면서 저전력 특성을 달성할 수 있는 우수성에도 불구하고 소자의 특성을 제고하기 위해 매우 얇은 베이스 층을 사용함에 따라 베이스 표면까지의 정확한 식각이 매우 어렵고, 중형소자인 관계로 각 전극을 식각에 의해 주로 정의하기 때문에 매우 큰 표면단차가 발생하며, 베이스 저항, 전극 접촉저항, 베이스-컬렉터 용량, 기타 기생효과와 감소 등 극복해야 할 공정기술상의 과제가 많다.<sup>15</sup> 본 연구에서는 3인치 AlGaAs/GaAs의 이중접합구조 에피를 MBE장비로 성장하고, 10Gb/s LD driver IC에 적용할 수 있는 차단주파수 40GHz 정도의 고속특성을 갖는 HBT소자의 양산을 고려하여 i-line stepper에 의해 가공된 3인치 에피 웨이퍼 상에서 안정된 소자특성을 추출할 수 있도록 적정화된 공정을 개발하였으며, 또한 불필요한 기생효과를 줄일 수 있는 자기 정렬된 HBT 소자를 제작하였다. 소자의 공정은 주로 습식방법에 의한 mesa 식각과 금속전극의 리프트오프에 의해 형성되었으며, Be이 도핑된 베이스 표면까지의 에미터식각은 자기정렬이 가능하도록  $\text{NH}_4\text{OH}/\text{H}_2\text{O}_2/\text{H}_2\text{O}$  혼합용액을 사용

하였다. 한편 금속간 연결을 위해 PECVD 질화막을 전면에도포한 후  $\text{C}_2\text{F}_6$ 와  $\text{CHF}_3$ 의 플라즈마를 이용한 RIE식각으로써 금속접촉층을 만들고 연이어 패드금속을 두껍게 증착하여 소자제작을 완성하였다. 그리고 에미터 크기의 변화, 에미터-베이스 간격의 변화 등 다양한 형태의 소자규격을 레이아웃함으로써 이에 따른 공정변수 값들을 추출하여 HBT소자의 회로설계에 필요한 데이터베이스를 구축하도록 하였다. 선택된  $3 \times 10 \mu\text{m}^2$  표준 시편의 에미터-컬렉터 off-set 전압과 직류 전류이득의 분포를 측정하였으며, 컬렉터전류와 베이스 전류의 이상계수 (ideality factor) 분포를 Gummel plot 으로부터 측정하였다. 그리고, 각 전극의 저항과 정전용량 등을 측정 분석하였다.

## II. 소자제작

### 1. 에피성장

본 실험에 사용된 HBT구조의 에피층은 표 1에서 보는 바와 같이 RIBER45 MBE를 이용하여 LEC방법으로 제조된(100) 반절연성 기판위에 성장되었다. 우선 에피 표면의 평탄성을 향상시키고, 기판으로 부터의 불순물 확산을 방지하기 위한 완충층으로서 도핑되지 않은 200 nm의 GaAs를 성장시킨 후, 그 위에 부컬렉터 층으로서  $4 \times 10^{18}/\text{cm}^3$ 의 Si이 도핑된 500nm의 GaAs를 성장시켰는데 이때 성장온도는 520°C로 유지되었으며, As의 Ga에 대한 flux비는 약 83 정도였고, 성장속도는 1  $\mu\text{m}/\text{hr}$ 로 이루어졌다. 400nm의 GaAs 컬렉터층에는 베이스-컬렉터 정전용량을 줄이기 위해 가능한 한 낮은 불순물 농도인  $2 \times 10^{16}/\text{cm}^3$ 의 Si을 도핑하였다. 그 위에 베이스내의 불순물인 Be이 아래로 확산됨으로써 베이스-컬렉터간의 급준한 p-n접합이 손상되는 것을 방지하기 위해 도핑되지 않은 10nm의 GaAs를 set-back층으로서 컬렉터상에 성장시켰다.

표 1. HBT소자제조에 사용된 에피구조  
Table 1. Epi-structure for HBT device fabrication.

Layer	Material	Al Fraction	Doping ( $\text{cm}^{-3}$ )	Thickness (nm)
Contact	$n^+$ -GaAs		$4 \times 10^{18}$	150
Emitter-I	$n$ -AlGaAs	0.3-0	$2 \times 10^{17}$	50
Emitter-II	$n$ -AlGaAs	0.3	$2 \times 10^{17}$	150
Spacer	$i$ -GaAs			20
Base	$p^+$ -GaAs		$1 \times 10^{19}$	50
Spacer	$i$ -GaAs			10
Collector	$n$ -GaAs		$2 \times 10^{16}$	400
Subcollector	$n^+$ -GaAs		$4 \times 10^{18}$	500
Buffer	$i$ -GaAs			200
Substrate	SI-GaAs			600 $\mu\text{m}$

그리고 높은 차단주파수를 달성하면서도 또한 Be의 과도한 주입에 따른 차후 에피성장중의 확산을 방지하기 위해 적절한 양이라고 판단되는  $1 \times 10^{19}/\text{cm}^3$ 의 Be이 50nm두께의 베이스층에 불순물로서 주입되었다. 에미터의 효율은 p-n 접합의 위치에 크게 영향을 받기 때문에 Be 확산전단 (front)이 접합계면을 넘어 에미터쪽으로 들어가지 않도록 정확하게 제어되어야 한다. 이러한 목적으로 20nm의 spacer층이 베이스와 에미터간에 삽입되었다.

본 연구에서는 에미터 캡층과 에미터 사이에 Al의 경사구조를 채택하여, 베이스에 인접해서는 0.3의 Al 물분율을 갖는 150nm의 AlGaAs를  $2 \times 10^{17}/\text{cm}^3$ 의 Si를 도핑하면서 성장시켰고, 연이어 Al물분율을 0.3-0으로 변화시키면서 50nm의 AlGaAs를 같은 농도로 성장시켰다. 양호한 에피결정성을 얻기 위해서는 가능한 높은 성장온도가 유리하지만 여기서는 이미 성장된 베이스층의 Be이 에미터 방향으로 확산돼 가는 것을 방지하기 위하여 온도를 520°C로 유지하였다. 마지막으로 에미터에 대한 접촉저항을 좋게 하기 위해  $4 \times 10^{18}/\text{cm}^3$ 의 Si이 도핑된 n-GaAs cap층을 성장하였다.




그림 1. HBT 에피구조의 SIMS 깊이분석  
Fig. 1. SIMS depth profile of HBT epi-structure.

그림 1은 여타 성장조건은 동일하고, 온도만 본 실험의 시편보다 20°C 낮은 500°C에서 성장시킨 시편의 SIMS 깊이 분석을 나타낸다. 그림에서 에미터측과 컬렉터측으로의 Be profile spreading은 매우 급준하여 각각 20과 10nm의 spacer층이 충분히 Be의 외부확산을 억제할 수 있는 것으로 관측된다. 따라서 비슷한 온도에서 성장된 본 에피웨이퍼를 이용해서는 Be확산의 우려없이 신뢰성있는 소자를 제작할 수 있을 것으로 기대되었다.

2. 소자 제작

에피성장이 끝난 후에 패턴형성을 위한 9장의 포토 마스크와 GCA사의 i-line stepper를 이용하여 그림 2의 (a)-(f)와 같이 n-p-n HBT 소자제작을 위한 일련의 공정을 진행하였다. 에미터 크기에 따른 DC 전류이득과 RF특성, 즉  $f_T$ 와  $f_{max}$ 의 영향을 조사하기 위해 에미터 크기를  $20 \times 50 \mu\text{m}^2$ 로부터  $2 \times 3 \mu\text{m}^2$ 까지 다양하게 변화시켰고, 베이스가 에미터를 둘러싸는 에미터-베이스간 거리를 각각 1.0, 0.7, 0.5, 0.2  $\mu\text{m}$  순서로 미세하게 변화시켰으며, 베이스와 컬렉터의 간격




그림 2. HBT소자 제작공정도  
Fig. 2. Process flow chart of HBT device fabrication.

은 1 $\mu$ m로 설계하였다.

본 실험에서 식각을 위한 패턴 형성에는 PFI-15 감광막을, 금속 리프트오프를 위해서는 형상반전 처리에 의해 역경사의 현상 단면을 나타내는 AZ 5214-E 감광막을 사용하였다.

우선적으로 마스크간의 정렬을 위한 표식을 식각에 의해 형성한 뒤 그림 2(a)에서와 같이 AuGe/Ni/Au로 구성되는 에미터금속을 열 진공증착기에 의해 형성시킨다. 연이어 에미터 금속표면을 보호하기 위해 패턴을 정의하고, NH<sub>4</sub>OH:H<sub>2</sub>O<sub>2</sub>:H<sub>2</sub>O의 조성이 20:7:973으로 적정된 식각용액을 사용하여 그림 3에서 보는 바와 같이 에미터의 길이방향이 (100) 웨이퍼의 <011> 방향과 평행하도록 배열하여 역 경사의 형상단면을 유도함으로써 베이스의 에미터에 대한 자기정렬이 가능하도록 하였다. 그림 3의 식각단면 형상에서 굴곡이 보이는 것은 금속접촉층인 n'-GaAs와 에미터인 n-AlGaAs의 식각속도가 다르기 때문이다.

과는 달리 에미터 메사식각 후에 곧바로 베이스금속을 형성시키지 않고 그림 2(c)에서 처럼 베이스 메사식각을 진행하고 나서 컬렉터 금속(AuGe/Ni/Au)을 증착시킨 뒤 그림 2(d)와 같이 베이스금속을 형성시켰다. 왜냐하면 본 실험에서 사용한 베이스금속 AuZn(5%)/Au은 웨이퍼 표면에 대한 접착성이 매우 나쁘기 때문에 가능한 한 현상액이나 식각 용액에 의 노출을 줄이기 위해서였다. 베이스금속의 리프트오프 후에 질소 분위기 속에서 RTA장비를 사용하여 350°C, 10초 동안 에미터, 베이스 및 컬렉터의 일괄 열처리를 행함으로써 다중 열처리에 의한 개별 오믹 특성의 저하를 어느 정도 방지할 수 있었다. TLM (Transmission Line Model) 방법을 활용하여 오믹 접촉비저항을 측정된 결과 에미터의 경우 2x10<sup>-5</sup>, 베이스 5x10<sup>-5</sup>, 컬렉터에서는 9x10<sup>-6</sup>가 $\Omega$ cm<sup>2</sup>의 값을 얻었다. 이후 메사식각에 의해 소자분리를 행하고, 그림 2(e)와 같이 PECVD 실리콘 질화막 (SiN)을 웨




그림 3. NH<sub>4</sub>OH/H<sub>2</sub>O<sub>2</sub>/H<sub>2</sub>O에 의해 식각된 에미터의 SEM 단면형상  
Fig. 3. SEM profile of emitter etched by NH<sub>4</sub>OH/H<sub>2</sub>O<sub>2</sub>/H<sub>2</sub>O solution.




그림 4. C<sub>2</sub>F<sub>6</sub>/CHF<sub>3</sub> RIE에 의한 질화막의 식각단면 SEM사진  
Fig. 4. SEM photograph of nitride etching profile by C<sub>2</sub>F<sub>6</sub>/CHF<sub>3</sub> RIE.

여기서 p' 베이스 층은 50 nm 정도로 얇기 때문에 베이스 표면에서 정확하게 식각을 멈추는 것이 매우 중요하다. 본 실험에서는 Alpha-step을 이용한 표면 단차 측정과 식각되는 에피기판 표면의 I-V 측정을 통해 식각중점을 결정하였다. 그리고 통상적인 방법

이퍼 전면에 400 nm의 두께로 도포한 뒤 C<sub>2</sub>F<sub>6</sub>와 CHF<sub>3</sub> 혼합개스의 플라즈마에 의해 반응성 이온식각을 하여 금속 접촉창 (contact-via)을 형성시킨다. 결과적으로 그림 4에서 보는 바와 같이 식각의 비균일성을 감안하여 200% 정도의 과식각을 행하여서도

측방향으로의 undercutting( $0.15\mu\text{m}$ )이 심하지 않은 것을 알 수 있고, 또한 이후 그림 2(f)에서 패드 금속의 형성에 양호한 단차피복성을 가질 수 있는 적절한 순방향 경사의 형상을 나타내고 있다. 끝으로 패드금속으로서 Ti/Au를 형성시킴으로써 소자제조공정이 완료된다. 그림 5는 금속간 연결이 완전히 끝난 에미터 크기가  $3\times 10\mu\text{m}^2$ 이고 에미터-베이스 간격이  $1\mu\text{m}$ 인 HBT 단위소자의 평면형상을 나타내고 있다.




그림 5. 최종 공정후의 HBT소자의 광학현미경 사진 (에미터 크기:  $3\times 10\mu\text{m}^2$ )

Fig. 5. Photograph of as-finished HBT device (emitter size:  $3\times 10\mu\text{m}^2$ ).

### III. 측정결과 및 고찰

#### 1. DC 특성

그림 6은 본 실험을 통해 제작된 에미터 크기가  $3\times 10\mu\text{m}^2$ 이고 에미터-베이스 간격이  $1\mu\text{m}$ 인 HBT 소자로부터 얻어진 common-emitter 전류-전압 특성 곡선이다. 컬렉터 전류밀도 ( $J_c$ )가  $3\times 10^4\text{ A/cm}^2$  일 때 60의 전류이득 ( $h_{FE} = \Delta I_c / \Delta I_B$ )을 나타내었다. 여기서 에미터-베이스 접합의 역방향 파괴전압은  $-9.9\text{V}$  (누설전류:  $-0.7\mu\text{A}$ ), 베이스컬렉터 접합의 그것은  $-14\text{V}$  (누설전류:  $-16\mu\text{A}$ )였으며, 각 접합의 이상계수 (ideality factor)는 각각 1.3과 1.5로서 비교적 양호한 접합특성을 보이고 있다.

그림 7은 동일한 소자에 대해 베이스-에미터 전압에 따른 컬렉터 전류 ( $I_c$ )와 베이스 전류 ( $I_B$ )의 전달 특성 곡선, 즉 Gummel plot을 나타내는데, 여기서  $I_c$ 와  $I_B$ 의 이상계수 값은 각각 1.05와 1.40으로서 매우 양호한 전류 전달특성을 보이고 있음을 알 수 있다. 에미터 크기가 매우 큰  $20\times 50\mu\text{m}^2$ 인 소자에 대해

서도 그림 8에서 보는 바와 같이 거의 동일한 ( $n_{IC} = 1.03$ ,  $n_{IB} = 1.50$ ) 전류 전달특성이 얻어져 소자 크기에 그다지 의존하지 않는 것으로 보인다.




그림 6. 제작된 HBT소자 (에미터 크기:  $3\times 10\mu\text{m}^2$ )의 에미터-컬렉터 전압에 따른 컬렉터 전류의 특성곡선

Fig. 6. Common-emitter dc characteristics for fabricated HBT with  $3\times 10\mu\text{m}^2$  emitter area.




그림 7. 베이스-에미터 전압에 대한 컬렉터 전류와 베이스 전류의 Gummel 곡선 (에미터 크기:  $3\times 10\mu\text{m}^2$ )

Fig. 7. Gummel plot of collector current  $I_c$  and base current  $I_B$  as a function of base-emitter voltage for fabricated HBT (emitter area:  $3\times 10\mu\text{m}^2$ ).

한편, 위의  $3\times 10\mu\text{m}^2$ 의 HBT 소자에서 off-set 전압은  $0.32\text{V}$ 로 나타났는데, 이것은 그림 9에서 보는 바처럼 에미터-베이스 접합 ( $1.5\text{V}$ ) 및 베이스-컬렉터 접합 ( $1.2\text{V}$ )의 동작전압 (turn-on voltage)의 차이와 비슷하여, N. Chand 등의 연구결과<sup>6</sup>와 일치하였다.




그림 8. 베이스-에미터 전압에 대한 컬렉터 전류  $I_C$ 와 베이스 전류  $I_B$ 의 Gummel 곡선 (에미터 크기:  $20 \times 50 \mu\text{m}^2$ )

Fig. 8. Gummel plot of collector current  $I_C$  and base current  $I_B$  as function of base-emitter voltage for fabricated HBT (emitter area:  $20 \times 50 \mu\text{m}^2$ ).




그림 9. 에미터-베이스 및 베이스-컬렉터 접합의 I-V 특성곡선 (에미터 크기:  $3 \times 10 \mu\text{m}^2$ )

Fig. 9. I-V characteristics of E-B and B-C junction for fabricated HBT with emitter size of  $3 \times 10 \mu\text{m}^2$ .

그림 10은 에미터 크기의 변화에 따른 직류 전류이득 (hFE) 값의 변화를 측정된 것이다. 에미터-베이스 간격은  $1 \mu\text{m}$ 로 일정하고, 에미터 크기가  $20 \times 50 \mu\text{m}^2$  일 때 최대 전류이득은 92,  $10 \times 25 \mu\text{m}^2$ 에서 80,  $5 \times 20 \mu\text{m}^2$ 에서 65,  $3 \times 20 \mu\text{m}^2$ 에서 52, 그리고  $3 \times 3 \mu\text{m}^2$ 일 때 35로서 에미터 크기가 작아질수록 전류이득이 줄어드는 현상을 보이고 있는데 이것은 노출된 에미터-베이스 사이의 영역을 특별하게 표면보호 처

리를 하지 않을 때 발생하는 에미터 크기 효과로서 잘 알려져 있다.<sup>7, 9)</sup> 따라서 높은 전류이득이 요구되는 소자를 제작할 때는 에미터 매사각각시 얇은 AlGaAs 에미터층을 베이스 표면위에 공핍층으로서 잔류시켜 에미터-베이스의 외부 노출영역에서 과도한 표면 재결합 전류가 발생하는 것을 방지하는 제조공정을 사용할 필요가 있다.





그림 10. 에미터 크기에 따른 전류이득 변화곡선  
Fig. 10. Current gain (hFE) characteristics as a function of emitter area.

서론에서 언급한 바와 같이 본 연구에서는 HBT 소자의 양산을 위한 전단계로서 MBE 장비로 성장된 3인치 웨이퍼의 특성 및 공정의 신뢰성 평가를 위한 한가지 방법으로 에피 웨이퍼상에서의 제반 DC 특성의 균일도를 측정하였다. 그림 11은 HBT 소자 제작이 완료된 3인치 에피 웨이퍼를 표현한 것으로 웨이퍼상의 총 52개 칩중에서 청정집게 (tweezer)에 의해 접촉되는 20개의 칩과 또한 표준 소자인  $3 \times 10 \mu\text{m}^2$  (E-B간격:  $1 \mu\text{m}$ ) 크기의 소자중 에미터-베이스의 금속간 연결이 단락된 4개의 칩을 제외한 28개의 칩에 대한 off-set 전압 (위 숫자)과 5mA의 컬렉터 전류에서 측정된 전류이득 (괄호안의 숫자)의 분포도를 나타낸 것이다. 이 그림에 나타내지는 않았지만 Gummel plot상으로 측정된  $I_C$ 와  $I_B$ 의 이상계수는 각각 평균 1.07과 1.48이었고, 표준편차는 각각 0.017과 0.038로서 상당히 양호한 균일도가 얻어졌다. 전류이득의 평균값은 32였으며, 표준편차는 5.6으로 나타났다. 또한 그림 12는 위의 자료중 off-set 전압의 분포도를 재구성한 것인데 여기서 평균 off-set 전압은 0.32V였고, 표준편차는 0.065V (65 mV)로서 이제까지 발표된 연구결과들<sup>9)</sup>에 비해 비교적 큰 off-set 전압의 불균일성을 나타내고 있는데, 그 원인으로는 결정결함의 존재,



Uniformity of  $V_{CE}$  Off-set Voltage & Current Gain Within 3-inch HBT Epi-Wafer  
(Off-set Voltage & HFE at  $I_C=5mA$ , Emitter Size :  $3 \times 10 \mu m$ )

그림 11. 3인치 HBT 에피 웨이퍼에서의 off-set 전압과 전류 이득의 분포 균일도 (emitter size:  $3 \times 10 \mu m^2$ ,  $I_C=5mA$ )  
Fig. 11. Uniformity map of off-set voltage and current gain within 3-inch HBT epi-wafer (emitter area:  $3 \times 10 \mu m^2$ ,  $I_C=5mA$ ).




그림 12. 3인치 HBT 에피 웨이퍼내에서의 off-set 전압 균일도의 막대그래프

Fig. 12. Off-set voltage uniformity histogram within 3-inch HBT epi wafer.

에미터 메사식각시의 불균일성, AuZn 베이스 오믹 접촉 형성시의 Zn의 확산 가능성, 기타 b-c 접합과 베이스 금속의 반응 등에 기인한 것으로 이해된다.<sup>[6]</sup>

2. AC 특성

HBT소자의 AC측정을 위해 HP8510 network analyzer와 함께 Cascade Microtech probe 시스템 (Model #WPH-105-150)을 이용하여 0.5-17.5GHz의 주파수 범위에서 S-Parameter를 추출하였고, 또한 network analyzer는 임피던스 표준시편을 사용해서 LRM(Line Reflect Match) 방법에 의해 calibration되었다.




그림 13. 전류이득  $h_{21}$ 과 MAG의 주파수에 대한 관계곡선( $V_C=2V$ ,  $I_C=11mA$ , 에미터 크기:  $3 \times 10 \mu m^2$ )

Fig. 13. Current gain  $h_{21}$  and MAG as function of frequency ( $V_C=2V$ ,  $I_C=11mA$ , emitter area:  $3 \times 10 \mu m^2$ ).

그림 13은  $3 \times 10 \mu m^2$ 의 에미터 크기를 갖는 HBT소자에서 S-parameter로 부터 계산된 AC 전류 이득  $h_{21}$ 과 MAG (maximum available gain)값을 주파수에 대해서 log plot한 것으로 20dB/decade의 roll-off 특성에 따라 외삽법으로 구한 차단주파수 35 GHz와 최대 진동주파수 21GHz의 고주파 특성을 나타내었다. 제작된 HBT소자의 차단주파수는 그림 14에서 보는 바와 같이  $V_{CE}$ 가 2V,  $I_C$ 가 18mA ( $J_C = 6 \times 10^4 A/cm^2$ )에서 최대 35GHz로 얻어졌고, 전류이

득은 60으로 측정되었다. 비교적 넓은 범위의 컬렉터 전류 (8~30mA)에서 30GHz 이상의 차단 주파수를 나타내었다.




그림 14. 컬렉터 전류의 변화에 따른 차단주파수와 전류이득의 특성곡선 (VC=2V, 에미터 크기:3x10μm)

Fig. 14. Characteristics of cut-off frequency and current gain as a function of collector current (VC=2V, emitter area:3x10μm).

표 2. ETRI-HBT의 주요 특성 (에미터 크기: 3x10μm<sup>2</sup>, E-B spacing S<sub>EB</sub>:1μm)

Table 2. Principal performances of ETRI-HBT (emitter area:3x10μm<sup>2</sup>, E-B spacing S<sub>EB</sub>:1μm).

주요 특성	측정값
β	60
f <sub>T</sub>	35 GHz
f <sub>max</sub>	21 GHz
J <sub>C</sub>	6 x 10 <sup>4</sup> A/cm <sup>2</sup>
R <sub>B</sub>	50 Ω
R <sub>E</sub>	20 Ω
R <sub>C</sub>	22 Ω
C <sub>je</sub>	28 fF
C <sub>jc</sub>	71 fF
C <sub>ce</sub>	21 fF

그밖에 추출된 HBT 소자변수들로서 에미터 저항 (RE)이 20Ω, 컬렉터 저항 (RC)이 22Ω으로서 거의 비슷한 값을 나타내었고, 베이스 저항(RB)은 50Ω 이었다. 또한 forward transit time (t<sub>f</sub>)은 2psec인

것으로 계산되었다. 한편 이상에서 측정된 소자들의 대부분이 오랜기간 (100일 이상)의 시효경과 후에도 거의 특성상의 변화를 나타내지 않아 소자보호막의 상태가 비교적 양호한 것으로 나타났다. 끝으로 표2에 본 실험을 통해 얻어진 주요 측정 결과들을 에미터 크기 3x10μm<sup>2</sup>의 HBT소자에 대해서 요약하였다.

IV. 결 론

MBE로 성장된 3인치 AlGaAs/GaAs의 이중접합 구조 에피웨이퍼를 사용하여 제작된 에미터 크기가 3 x10μm<sup>2</sup>인 HBT 소자에서 차단주파수 35GHz, 최대 진동주파수 21GHz의 특성을 달성하였고, dc전류이득은 컬렉터 전류가 3x10<sup>4</sup>A/cm<sup>2</sup>일 때 60을 얻음으로써 에피설계의 목표치에 근접한 것으로 평가된다. 또한 3인치 웨이퍼 내에서의 제반 DC 특성의 균일도를 측정된 결과 컬렉터 전류 및 베이스 전류의 이상 계수의 분포는 상당히 양호하였고, off-set 전압의 경우는 표준편차가 0.064V로서 웨이퍼내의 균일도가 떨어진 것으로 나타나 이의 극복을 위해서는 에피의 특성제도가 요구된다. 또한 차단주파수를 비롯한 소자의 제반 특성을 향상시키기 위해서는 공정 기술상으로 표면 재결합전류를 방지 하기 위한 passivation 기술의 개발 및 식각 균일성의 향상과 오믹접합 특성의 개선 등이 필요한 것으로 판단된다. HBT 소자규격의 변화가 AC 및 DC 특성에 미치는 영향은 추후 발표될 논문에서 상세히 논의할 예정이다.

\* 본 연구는 HAN - B/ISDN의 연구지원금으로 수행되었음.

參考文獻

[1] M. Inada et al., "Fabrication process of HBT," Semiconductor World, No.8, p.115, 1989.

[2] N. H. Sheng et al., "A 30 GHz bandwidth AlGaAs-GaAs HBT direct-coupled feedback amplifier," IEEE Microwave and Guided Wave Lett., vol. 1, p.208, 1991.

[3] F. Cepl et al., "A 4 Gb/s comparator fabricated in an AlGaAs/GaAs hetero-junction bipolar process," IEEE Bipolar Circuit and Technology Meeting, p.39, 1991.



- [4] N. Nagano et al., "AlGaAs/GaAs heterojunction bipolar transistor ICs for optical transmission systems," IEICE Trans. Electron vol. E76-C, No. 6, June, 1993.
- [5] P. M. Asbeck et al., "AlGaAs/GaAs heterojunction bipolar transistors: issues and prospects for application," IEEE Trans. Electron Devices, vol. 36, p. 2032, 1989.
- [6] Naresh Chand et al., "Collector-emitter voltage in AlGaAs/GaAs heterojunction bipolar transistors", Appl. Phys. Lett., 47(3), p. 313, 1985.
- [7] O. Nakajima et al., "Emitter-base junction size effect on current gain Hfe of AlGaAs/GaAs heterojunction bipolar transistors," *Japan. J. Appl. Phys.*, vol. 24, p. L596, 1985.
- [8] W. S. Lee et al., "Effect of emitter-base spacing on the current gain of AlGaAs/GaAs heterojunction bipolar transistors", IEEE Electron Device Lett., vol. 10, No. 5, p. 200, 1989.
- [9] K. Nagata et al., "A new self-alignment technology using bridged base electrode for small-scaled AlGaAs/GaAs HBTs", IEEE Trans. Electron Devices, vol. 39, p. 1787, 1992.
- [10] N. Hayama et al., "Fully self-aligned AlGaAs/GaAs heterojunction bipolar transistors for high-speed integrated-circuits application," IEEE Trans. Electron Devices, vol. 35, p. 1771, 1988.

---

 著者紹介
 

---




朴盛鎬(正會員)

1957년 8월 15日生. 1982년 2월 고려대학교 재료공학과 학사. 1984년 2월 고려대학교 재료공학과 석사. 1993년 9월 고려대학교 박사과정 수료. 1984년 5월~현재 한국전자통신연구소 화합물반도체 연구부 선임연구원. 주관심 분야는 초고속 화합물소자와 재료의 개발 및 플라즈마 관련공정 등임.

吳應起(正會員)

1958년 7월 3日生. 1981년 한양대학교 전자공학과 졸업. 1983년 한양대학교 전자공학과 석사학위 취득. 1991년 University of Colorado at Boulder 전자공학과 박사학위 취득. 1992년 Optical Computing System Center at University of Colorado 연구원. 1993년~현재 한국전자통신연구소 선임연구원. 주관심 분야는 화합물 반도체 물질 특성 및 소자 설계, MMIC 설계, Photonics.



崔仁勳(正會員)

1942년 4월 10日生. 1964년 2월 서울대학교 금속공학과 공학사학위 취득. 1974년 8월 한국과학원 재료공학과 석사학위과정 수료. 1979년 6월 Univ. of Southern California 재료공학과 공학박사학위 취득. 1968년 6월~1981년 9월 KIST 재료공학과 책임연구원. 1986년 7월~1987년 7월 東京工業大學客員研究員. 1981년 9월~현재 고려대학교 재료공학과 교수. 주관심 분야는 화합물 반도체재료 및 광전소자, 강유전성재료, 초전도재료, 자성재료 등임.

崔成宇(正會員)

1957년 9월 27日生. 1981년 2월 한양대 금속공학학사. 1983년 2월~1986년 4월 금성사 중앙연구소 주임연구원. 1991년 12월 North Carolina 주립대학원 박사. 1992년 4월~현재 한국전자통신연구소 화합물소자연구실 선임연구원. 주관심 분야는 HBT 및 화합물반도체 소자연구 등임.

著 者 紹 介

朴 文 平(正會員) 第 31卷 A編 第 9號 參照  
"GaAs/GaAs HEMT 소자의  
제작 및 특성"

李 海 權(正會員) 第 31卷 7號 參照  
현재 한국전자통신연구소 반도체  
연구단 선임 연구원

朴 亨 茂(正會員) 第 31卷 A編 第 9號 參照  
"GaAs/GaAs HEMT 소자의 제  
작 및 특성"



尹 亨 燮(正會員)  
1957年 9月12日生. 1980年 광운  
대학교 전자재료공학과 졸업.  
1984年 인하대학교 응용물리학과  
공학석사학위 취득. 1993年~현재  
한국전자통신연구소 반도체연구단  
연구원. 주관심 분야는 초고속 화  
합물 반도체 소자(MESFET) 및 공정, MMIC 공정  
및 설계, 유전체 박막 물성 및 계면특성.

朴 喆 淳(正會員) 第 31卷 A編 第 9號 參照  
"GaAs/GaAs HEMT 소자의 제  
작 및 특성"