

論文94-31A-5-13

이온 도핑 방법에 의한 실리콘 박막의 도핑 연구[◎]

(A Study on Ion Shower Doping in Si Thin Film)

柳 淳 城*, 田 正 牧*, 李 景 夏*, 文 炳 淵*, 張 震*

(Soon Sung Yoo, Jung Mok Jun, Kyung Ha Lee, Byeong
Yeon Moon and Jin Jang)

要 約

RF 플라즈마를 이용한 대면적 ion shower doping 장치를 제작하였다. 이온 전류 밀도, 즉 도핑 농도는 RF 전력과 가속전압에 비례한다. 제작된 이온 도핑 장비를 이용하여 비정질 실리콘 및 다결정 실리콘에서 P⁺ 이온 도핑의 최적조건을 구하였다. 비정질 실리콘에서 이온 도핑의 최적조건인 가속전압 6KV, 도핑시간 90초에서 이온 도핑된 비정질 실리콘의 암 전기전도도는 10^3 S/cm 정도이다. 다결정 실리콘에서는 가속전압이 증가할수록 판저항이 감소되며, 이온 도핑과 활성화 후 판저항 $920\Omega/\square$ 까지 얻었다.

Abstract

We have developed a large area ion shower doping system with an RF plasma ion source. The ion current density(i.e., doping concentration) increases with RF power and acceleration voltage. Using this technique, we investigated the optimum condition for ion doping of phosphorus in a-Si:H and poly-Si films. The optimum acceleration voltage and doping time are 6KV and 90sec, respectively, in a-Si:H films. Under this condition the electrical conductivity of ion-doped a-Si:H film is obtained $\sim 10^3$ S/cm at room temperature. The sheet resistance decreases with acceleration voltage in ion-doped poly-Si, and a heavily-doped layer with a sheet resistance of $920\Omega/\square$ is obtained by using ion doping and subsequent activation.

I. 서 론

박막 트랜지스터에서 금속/i-Si은 Schottky

* 正會員, 慶熙大學校 物理學科 및 基礎科學研究所
(Dept. of Physics and Research Inst. for Basic Science, Kyung Hee University)

※ 본 연구는 한국과학재단 지원 반도체물성연구센타 및 경희대학교에서 자금한 학술연구 조성비의 도움으로 수행되었음.

接受日字 : 1993年 6月 29日

barrier의 형성으로 인해 n⁻채널 트랜지스터의 경우, 전자의 구동전류가 제한될 뿐만 아니라 off 상태에서 정공의 전류로 인해 높은 누설전류(leakage current)를 갖는다. 따라서 이러한 접촉저항과 누설전류를 줄이기 위해 금속과 i-Si 사이에 heavily 도핑된 n-형 Si을 이용하여 저항성 접촉을 시키는 것이 일반적이다.

그 방법으로는 금속과 i-Si 사이에 n⁺-Si층을 증착시키는 방법과, 금속과 접촉할 i-Si부분에 ion implantation을 하는 방법이 이용되어 왔다.^[1,2] 먼저, n⁺-Si층의 증착 방법은 비교적 낮은 온도에서 대

면적으로 증착이 가능하나 도핑 가스로 인해 증착실이 오염되고, TFT의 제작에 있어서 별도의 배열(alignment)과 에칭(etching) 작업이 필요하므로 공정이 복잡해지는 단점이 있다. ion implantation 방법은 필요한 부분만을 선택적으로 도핑할 수 있고 불순물을 농도를 제어하기가 용이할 뿐만 아니라 비교적 접합깊이가 얕아서 submicron 소자의 제작에서 특히 유용하다. 그러나, 평면 표시기를 위한 TFT의 연구가 활발히 진행되면서 소자 자체의 특성과 더불어 중요한 조건으로 소자 제작에 있어서 보다 간단한 공정과 넓은 면적이 요구된다.

Ion shower doping 기술은 이러한 요구에 가장 부합하는 방법으로서 최근 이에 대한 많은 연구가 진행중이다.^[1-5] Ion shower doping 기술은 도핑 가스를 원하는 면적의 증착실 내부 전체에서 플라즈마 상태로 여기시켜 대면적으로 시료에 직접 ion을 주입시킴으로서 ion implantation 기술에서는 필수적 절차인 mass separation과 beam scanning이 필요가 없고^[4,6], 비교적 낮은 에너지로 넓은 면적의 이온 주입이 가능하다는 특징을 갖는다. 또한 TFT의 제작에 있어서 mask align 작업을 줄일 수 있고, self align을 가능하게 함으로서 TFT의 기생 용량(parasitic capacitance)을 줄일 수 있다.^[4] 또한 비정질 실리콘의 경우 이러한 방법으로 광전류를 줄일 수 있다.

다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 큰 채널 이동도(channel mobility)와 낮은 광감도(photosensitivity) 등의 좋은 특성을 가지므로 이에 대한 Ion shower doping의 연구가 중요하다. Ion shower에 의해 다결정 실리콘 내로 주입된 불순물들은 비교적 높은 에너지를 가지고 있기 때문에 Si의 결합구조를 깨고 표면을 비정질화로 만드는 경향이 있다. 따라서 다결정 실리콘에 대한 doping 실험에서는 이렇게 깨어진 결합구조를 재결정화하고 주입된 불순물들이 안정된 상태로 돌아갈 수 있도록 하는 에너지 즉, 활성화 에너지(activation energy)를 필요로 한다. 이러한 활성화를 위해 R.Hirano 등은 furnace 아닐링을 이용하여 도핑된 다결정 실리콘의 판저항(sheet resistance) $10^3 \Omega/\square$ 정도를 얻었고^[6], G.Kawachi 등은 laser 아닐링을 이용하여 $10^2 \Omega/\square$ 정도를 얻었다고 보고되었다.^[5]

본 연구에서는 비정질 실리콘과 다결정 실리콘에 대한 ion shower doping 기술로 P doping 효과를 실험하고, 그 특성을 조사하였다. 먼저 비정질 실리콘에 대해서 기판온도, ion의 가속전압(acceleration

voltage) 그리고 주입 시간(doping time)을 변화시키며 도핑된 비정질 실리콘의 암 전기전도도와 전기전도도 활성화 에너지를 비교하였고, 여러 종류의 다결정 실리콘에 대해서도 이온 도핑과 활성화에 대해 실험하였다.

II. Ion shower doping 장치 및 실험 방법

1. Ion shower 장치

그림 1에서와 같이 증착실 벽면이 quartz 관이며, 플라즈마 영역과 가속 영역으로 구분할 수 있고, 그 사이는 절연되어 있다. Mesh는 직경이 19cm로 2개를 사용하였고 가속전압과 접지에 각각 연결하였다. RF 전력의 주파수는 13.56MHz를 사용하였으며, D.C. 전원은 전압을 최고 30KV까지 사용할 수가 있고, 전류는 30mA까지로 제한되어 있다. 증착실 내의 기본압력은 diffusion pump를 이용해 10^{-6} Torr 이하이다. 사용되는 PH₃, H₂ 가스는 각각 MFC를 통해 증착실의 윗부분으로 주입된다.




그림 1. 이온 도핑 장치도

Fig. 1. A schematic diagram of ion shower apparatus.

1) Ion generation

Sources gas가 증착실의 플라즈마 영역으로 주입되면 전체 압력 $10^{-4} \sim 10^{-3}$ Torr 정도를 유지시켜 RF 전력을 이용하여 증착실 전체에 균일한 플라즈마를 형성시킨다.

2) Ion acceleration

증착실의 윗부분과 mesh 1을 D.C. 전원($\leq 30KV$)에 연결하면 접지된 기판과의 전위(potential) 차이로 인해 플라즈마 영역의 이온들이 sample stage로 가속되어 시료내로 주입된다. 이때, mesh 2가 없을 경우 이온 주입에 의해 발생한 시료의 secondary electron이 높은 + 전압을 가진 mesh 1으로 이동해 전자 흐름(electron flow)을 형성하고, mesh 1 표면에 전자가 축적(accumulation)되어 이온 가속이 방해를 받아 이온 주입 효과도 적어질 뿐만 아니라 그 균질성(uniformity)도 나빠지게 된다. 따라서 + 전압인 mesh 1과 접지된 기판 사이에 또 하나의 접지된 mesh 2를 설치하여 특성을 향상시킬 수 있다.^[4]

그림 2는 $PH_3/He(1\%)$ 의 유량은 $35sccm$ 이고, 전체압력 7×10^{-4} Torr에서 가속전압 6KV일 때 RF 전력에 따른 이온 전류밀도, 그리고 모든 이온이 P' (혹은 PH_n')라고 가정했을 때의 단위 면적당 이온 농도(ion concentration)를 나타낸다.




그림 2. 가속전압 6KV에서 RF 전력에 따른 이온 전류밀도와 이온 농도

Fig. 2. The dependence of ion current density and ion concentration on RF power with acceleration voltage of 6KV.

그림 3은 RF전력을 100W로 고정했을 때 가속전압에 따른 이온 전류밀도를 나타낸다. RF 전력이 증가함에 따라 이온의 갯수가 많아 지므로 이온 전류가 거의 선형적으로 증가한다. 그리고 RF 전력의 고정으로 증착실 내의 이온 갯수가 일정하므로 가속전압에 따라 이온 전류가 선형적으로 변함을 알 수 있다.^[5]




그림 3. RF전력 100W에서 가속전압에 따른 이온 전류밀도

Fig. 3. The dependence of ion current density on acceleration voltage at RF power of 100W.

2. RTA 실험

본 실험에서 RTA(Rapid Thermal Annealing) 장치는 두가지의 용도로 사용되었다. 첫째는 비정질 실리콘을 고상 결정화하여 다결정 실리콘을 제작하는데 사용하였고, 둘째는 ion shower에 의해 비정질화된 실리콘 표면을 재결정화하고 실리콘과 불순물의 안정된 결합을 위한 활성화에 이용하였다.

3. 도핑 실험

도핑 가스로는 He 99%, PH_3 1%로서 H_2 에 희석된 PH_3 에 비해 시료의 예칭 효과가 약함을 기대할 수 있다. 도핑을 결정하는 요인으로는 첫째 주입 받을 시료의 상태, 둘째 시료의 단위 면적당 주입되는 총 도펀트량, 그리고 세째 시료 표면으로부터의 도펀트 침투 깊이를 생각할 수 있다. 그리고, sample 상태를 결정짓는 실험 조건은 기판의 온도이고, 도펀트의 양을 결정짓는 실험 조건은 일정한 이온 전류밀도 하에서의 도핑 시간, 그리고 도펀트의 침투깊이를 결정짓는 실험 조건은 이온의 가속전압이다. 그러므로, 기판의 온도, 이온 전류, D.C. 전압, 그리고 도핑 시간의 최적조건이 도핑 효과를 결정한다. 따라서, 이온 가속전압과 도핑시간을 각각 2KV에서 10KV까지, 30초부터 3분까지 변화시켰으며, 기판의 온도는 비정질 실리콘에 대해서 상온에서부터 400°C까지 실험하였다. 높은 에너지를 가지고 주입되는 이온은 실리콘 내의 원자나 전자들과 충돌함으로서 가지고 있

던 에너지를 잃고 정지하게 된다. 이러한 과정에서 실리콘의 결합구조가 깨어지고 무질서(disorder)가 생기는 실리콘 표면의 비정질화가 형성되어 기존의 실리콘과 주입된 불순물들이 불안정한 상태에 있게 된다. 따라서 다결정 실리콘에 대해서는 ion shower doping한 후, 표면의 재결정화와 불순물들의 안정된 상태로의 이동을 위해 온도와 시간에 따른 lamp 아닐링(RTA) 실험을 병행하였다. 이온 도핑한 비정질 시료는 Keithley 617 programmable Electrometer로 전기전도도를 구하였으며, 다결정 실리콘의 판저항(sheet resistance)은 Napson RT-7 4-point probe 장비로 측정하였다.

III. P 도핑 실험 결과 및 논의

이온 도핑된 시료의 암 전기전도도(σ_d)와 전기전도도 활성화에너지(E_a)를 각각 측정하였다.

$$\sigma_d = \sigma_0 \exp(-E_a/k_B T)$$

에서, σ_0 는 전기전도도의 pre-exponential factor이다. RP-CVD를 이용하여 증착시킨 1200 Å의 수소화된 비정질 실리콘은 상온에서의 암전기전도도와 전기전도도 활성화 에너지가 각각 10^{11} S/cm 와 0.88eV이다. 이온 도핑 실험에서 이온 전류밀도는 $20 \mu\text{A}/\text{cm}^2$ 정도로 고정하였다.




그림 4. 비정질 실리콘에 대한 이온 도핑온도에 따른 암 전기전도도와 전기전도도 활성화 에너지

Fig. 4. The effect of doping temperature on dark conductivity and conductivity activation energy of ion doped a-Si:H films.

그림 4는 비정질 실리콘 시료의 이온 도핑 최적조건인 6KV, 90초에서 시료온도에 따라 도핑 처리한 시료의 상온에서의 암 전기전도도와 전기전도도 활성화 에너지를 나타낸 것이다. 이온 도핑 시 높은 에너지를 가진 이온들이 시료 내로 주입되면서 생기는 실리콘 결합과 도편트들의 불안정한 상태는 시료온도가 높아 질수록 주입되는 도편트들이 실리콘과 보다 안정된 상태로 돌아가므로 도핑 효과가 큼을 알 수 있다. 그러나, 350°C 이상에서는 시료 내의 탈 수소화 현상으로 인해 도핑 효과가 오히려 감소하는 모습을 보인다.^[1]

그림 5는 증착된 비정질 실리콘과 이것을 RTA 처리하여 제작한 다결정 실리콘을 ion shower doping한 후, RTA 온도에 따른 판저항(sheet resistance)의 변화를 보인 것이다. 여기에서 RTA 시간은 3분으로 고정하였다. 활성화 온도가 증가함에 따라 도핑효과가 증가함을 알 수 있으나^[4]. TFT의 기판으로 유리를 사용하기 위해서는 유리의 변형이 없는 온도 범위 내에서의 활성화가 중요하다. 실험에 의하면 730°C에서 3분 처리한 시료가 유리의 변형이 없었으므로 이것으로 활성화 조건을 고정하였다. 그리고, 비정질 실리콘의 경우보다 다결정 실리콘의 경우 판저항이 작음을 알 수 있는데, 이것은 비정질 실리콘에 비해 다결정 실리콘에 대한 이온 주입이 용이함을 나타낸다.




그림 5. 비정질 실리콘과 재결정화된 다결정 실리콘을 이온 도핑한 후, 활성화 온도에 따른 판저항

Fig. 5. The dependence of sheet resistance on activation (RTA, 3min) temperature for ion-doped a-Si:H and ion-doped poly-Si films.

그림 6은 도핑 시간을 90초로 고정하고 이온의 가속전압을 변화시킨 시료의 판저항이다. 가속전압이 증가함에 따라 판저항이 감소하는 것을 볼 수 있다. 비정질 실리콘의 경우에서는 가속전압 6KV 이상에서 도핑 효과가 감소하는 모습을 보이는데 비해, 다결정 실리콘의 경우에는 가속전압이 증가함에 따라 도핑 효과가 증가되는 이유는 ion shower에 의한 실리콘 표면의 손상을 730°C, 3분의 RTA 처리에 의해 감소시키고, 또한 시료 내의 주입된 도핀트들을 활성화시키기 때문이다.²⁾




그림 6. 도핑시간 90초에서 가속 전압에 따른 다결정 실리콘의 판저항 LP와 AP는 각각 LP-CVD 및 AP-CVD에 의해 제작된 다결정 실리콘을 나타낸다

Fig. 6. The sheet resistance of ion-doped poly-Si films versus acceleration voltage at doping time of 90sec. LP and AP indicate poly-Si films prepared from LP-CVD and AP-CVD, respectively.

그림 7은 가속전압을 9KV로 고정하고 ion shower 도핑 시간을 30초에서 3분까지의 변화에 따른 판저항을 나타낸다. 도핑 시간이 30초일 때 가장 좋은 특성을 보이며 시간이 증가함에 따라 판저항이 증가하는^[5,6] 이유는 시료내의 불순물이 많아짐에 따라 자유전자의 이동도가 그들과의 충돌로 인해 감소하기 때문인 것으로 보인다. 다결정 실리콘의 종류에 따라서 도핑 효과가 차이가 있음을 볼 수가 있었다. 이는 RP-CVD와 LP-CVD 그리고 AP-CVD에 의

해 증착된 비정질 실리콘을 RTA를 이용하여 제작된 다결정 실리콘의 결정화도와 도핑 효과에 관계 있는 것으로 보인다.




그림 7. 가속전압 9KV에서 이온 도핑시간에 따른 다결정 실리콘의 판저항

Fig. 7. The dependence of sheet resistance of poly-Si films on doping time at acceleration voltage of 9KV.




그림 8. 도핑이온에 따라 이온 도핑과 활성화 처리 후, AP-CVD 비정질 실리콘의 판저항

Fig. 8. The dependence of sheet resistance of AP-CVD a-Si films by ion doping and subsequent activation on doping temperature.

이온 도핑시의 기판온도가 poly-Si의 판저항에 미치는 영향을 조사하였다. 그림 8은 AP-CVD에 의해 제작된 비정질 실리콘을 a-Si 이온 도핑의 최적조건인 6KV, 90초에서 도핑 온도에 따라 이온 도핑한 후에 RTA 처리한 시료의 판저항을 나타낸다. 도핑 온도 350°C 근처에서 판저항 1.6k Ω/\square 의 최저값을 얻었다.

그림 9는 350°C에서 이온 도핑한 다결정 실리콘의 시료 온도에 따른 전기전도도를 나타낸다. 전기전도도 활성화 에너지는 변화가 없는 것으로 보아, 이는 페르미 준위가 전도대 가장자리(conduction band gap) 근처에 있음을 의미하며, 따라서 금속 특성을 보인다.




그림 9. 기판온도 350°C에서 이온 도핑한 다결정 실리콘의 측정온도에 따른 전기전도도

Fig. 9. The temperature dependence of electrical conductivity for ion-doped poly-Si films at the substrate temperature of 350°C.

그림 10은 AP-CVD a-Si을 furnace에서 열처리(700°C, 20시간)한 다결정 실리콘을 이온 도핑한 후 RTA로 활성화한 poly-Si의 판저항을 나타낸다. 도핑 온도 350°C에서 920 Ω/\square 을 얻었다. AP-CVD a-Si보다는 다결정 실리콘을 ion shower doping한 경우가 다결정 실리콘의 결정화도가 증가되어 낮은 판저항을 나타낸다. 4인치의 기판에 제작된 다결정 실리콘의 판저항 균일도는 10% 이내로 측정되었다. 따라서 제작된 이온 도핑 장비가 대면적의 반도체 소자 제작에 사용될 수 있다.




그림 10. 도핑온도에 따라 이온 도핑과 활성화 처리 후, 다결정 실리콘의 판저항

Fig. 10. The dependence of sheet resistance of poly-Si films by ion doping and subsequent activation on doping temperature.

IV. 결 론

비정질 실리콘 시료의 ion shower 도핑의 최적조건은 시료온도 350°C에서 가속전압 6KV, 도핑시간 90초이며, 최적조건에서 이온 도핑된 비정질 실리콘의 상온에서의 암 전기전도도는 약 10³S/cm, 전기전도도 활성화 에너지는 0.28eV 정도를 얻었다. 여러 종류의 다결정 실리콘에 대해서는 결정화도에 따라서 다소 차이는 있었지만 도핑 온도 350°C에서 이온 도핑한 후 활성화 처리된 poly-Si의 판저항이 약 10³ Ω/\square 정도의 낮은 값으로 측정온도에 따른 전기전도도의 변화가 거의 없는 metal 특성을 얻었다.

参 考 文 献

- [1] A. Yoshida, K. Setsune and T. Hirao, "Phosphorus doping for hydrogenated amorphous silicon films by a low-energy ion doping technique", *Appl. Phys. Lett.*, Vol. 51, pp. 253-255, 1987.
- [2] G. Kawachi, T. Aoyama, K. Miyata,

- Y. Ohno, A. Mimura, N. Konishi and Y. Mochizuki, "Large-Area Ion Doping Technique with Bucket-Type Ion Source for Polycrystalline Silicon Films", *J. Electrochem. Soc.*, 137, pp. 3522-3526, 1990.
- [3] K. Setsune, M. Miyauchi and T. Hirao, "Hydrogenation for Polysilicon MOSFET's by Ion Shower Doping Technique", *IEEE Electron Device Lett.*, EDL-7, pp. 618-620, 1986.
- [4] K. Masumo, M. Gunigita, S. Takafujii, N. Nakamura, A. Iwasaki and M. Yuki, "Low Temperature Polysilicon TFTs by Non-Mass-Separated Ion Flux Doping Technique", Ext. Abst. 22th Conf. Solid States Device and Materials, pp. 975-978, 1990.
- [5] G. Kawachi, T. Aoyama, T. Suzuki, Y. Ohno, A. Mimura and Y. Mochizuki, "Large-Area Doping for Poly-Si Thin Film Transistors Using Bucket Ion Source with an RF Plasma Cathode", *J. J. Appl. Phys.*, Vol. 30, pp. L772-L774, 1991.
- [6] G. Kawachi et al. "Large Area Doping Process for Fabrication of p-Si TFT's Using Bucket Ion Source and XeCl Eximer Laser Annealing", Ext. Abst. 22th Conf. Solid State Devices and Materials, pp. 971-974, 1990.
- [7] R. Hirano, K. Setsune, M. A. Yoshida and T. Hirao, "Fabrication of Polycrystalline Silicon Thin Film Transistors by Ion Shower Doping", 電子情報通信學會論文集, Vol. J70-C, PP. 1473-1478, 1987.
- [8] A. Yoshida, M. Nukayama, Y. Andoh, M. Kitagawa and T. Hirao, "Fabrication of a-Si:H Thin Film Transistors on 4-inch Glass Substrates", *J. J. Appl. Phys.*, Vol. 30, pp. L67-L69, 1991.
- [9] Y. Ando, M. Nukayama, J. Tatemichi, M. Tanii and Y. Goino, "Ion-Doping Equipment", 日新電機技報, Vol. 35, pp. 32-36, 1990.
- [10] R. S. Muller and T. I. Kamins, *Device Electronics for Integrated Circuits*, pp. 2-27, 1977.

著者紹介

柳 淳 城(正会員) 第29卷 A編 第6號 參照
현재 경희대학교 물리학과 재학중

李 景 夏(正会員) 第29卷 A編 第5號 參照
현재 경희대학교 물리학과 재학중

張 露(正会員) 第29卷 A編 第6號 參照
현재 경희대학교 물리학과 교수

田 正 牧(正会員) 第29卷 A編 第5號 參照
현재 경희대학교 물리학과 재학중

文 炳 淵(正会員)
1965年 4月 2日生. 1991年 경희
대 물리학과 학사. 현재 경희대 물
리학과 석사과정. 주관심 분야는
TFT-LCD 등임.

