

## SDH 무선 시스템의 64 QAM RF MODEM을 위한 DFE 구현

正會員 李 大 寧\* 正會員 方 孝 昌\*\* 正會員 張 太 和\*\*\* 正會員 安 俊 陪\*\*\*\*  
正會員 趙 成 俊\*\*\*\*\* 正會員 金 元 厚\*\*

## Implementation of Decision Feedback Equalizer for 64 QAM RF MODEM in SDH Radio Systems

Dae Young Lee\*, Hyo Chang Pang\*\*, Tae Hwa Chang\*\*\*, Jun Bae Ahn\*\*\*\*,  
Sung Joon Cho\*\*\*\*\*. Won Hoo Kim\*\* *Regular Members*

### 要 約

본 논문에서는 SDH STM-1 신호인 64 QAM RF MODEM(155Mbps급)에서의 ZF(Zero Forcing) 알고리즘을 사용한 (3,3)탭 Decision Feedback Equalizer를 설계 및 구현하였다. 설계에 앞서 이루어진 시뮬레이션 결과로부터 11 탭 선형등화기에 비해 (3,3) 탭 DFE가 fading 환경에서 약 5dB 정도 우수한 성능을 나타냈으며, 실제 구현된 등화기의 실험결과 fade depth가 20dB인 경우에도 정상적인 등화성능을 나타내었다.

### ABSTRACT

We designed and implemented (3,3) tap Decision Feedback Equalizer using Zero Forcing algorithm for 64 QAM RF MODEM(155Mbps) in SDH STM-1. Before we designed DFE, simulate 11 tap linear equalizer and (3,3) tap DFE. Then we get results that performance of DFE is better than linear equalizer by 5dB in fading.

Practically, implemented DFE have good performance equalizing signal in 20dB fading depth.

### I. 서 론

\*三星電子(株) 通信開發室

Communication Systems R&D Center, Samsung Electronics Co., Ltd.

\*\*韓國航空大學校 航空電子工學科

Dept. of Avionics, Hankuk Aviation University

\*\*\*大榮電子(株) 技術研究所

Research Institute, Daeyoung Co., Ltd.

\*\*\*\*成美電子(株) 技術研究所

Research Institute, Sungmi Telecom Electronic Co., Ltd.

\*\*\*\*\*韓國航空大學校 航空通信情報工學科

Dept. of Telecom. & Inform. Eng., Hankuk Aviation Univ.

論文番號: 9427

接受日字: 1994年 1月 26日

전파의 다경로 진행에 의해 일어나는 선형왜곡에 대한 다치레벨 QAM 디지털무선 시스템의 성능저하는 적용 등화기의 사용으로 현저히 개선시킬 수 있다. 등화기의 구조와 적용 알고리즘의 선택은 시스템의 baud rate, 채널의 특성, 구현의 측면, 등화성능의 측면 등 여러가지 상황들을 종합적으로 고려하여 결정하여야 한다. 일반적으로 등화기의 탭수가 증가하면 등화성이 향상되지만 실제적인 구현이 매우 어렵게 된다. 따라서, 최소의 탭수로 채널 상황에 적합한 등화기를 설계 및 구현하는 일이 무엇보다도 중요하다<sup>(1), (2)</sup>.

등화기는 크게 선형등화기와 비선형등화기로 구분된다. 선형등화기인 transversal equalizer는 비교적 구현이 쉬운 반면 선택성 페이딩에 의한 송신신호를 등화시키는데 있어 많은 텁수를 사용하여야 한다는 단점이 있다. 이에반해 비선형등화기인 DFE(Decision Feedback Equalizer)는 페이딩 환경하에서 선형등화기에 비해 적은 텁수로 우수한 등화성을 나타낸다. 또한 ZF(Zero Forcing) 알고리즘에 의해 제어되는 등화기는 LMS(Least Mean Square)의 경우에 비해 초기 수렴속도가 빨라 고속의 데이터 전송장비의 경우에 우수한 성능을 제공함은 잘 알려져 있는 바이다<sup>(3), (4)</sup>.

따라서, 본 연구에서는 155Mbps급 64 QAM RF MODEM의 구현을 위해 ZF 알고리즘을 사용한 (3, \*\*\*) 텁 DFE을 채택하여 설계 및 구현을 하였다.

## II. 등화기법

### 2.1 다중경로 페이딩 모델

다중간섭에 기인하는 페이딩은 대용량 무선 시스템의 성능에 심각한 저하를 가져온다. 본 연구에서는 Rummller의 3-ray 페이딩 모델(three path model)을 이용하였다<sup>(1)</sup>.

Rummer 모델의 기저대역 전달함수는 다음과 같다.

$$H(\omega) = a(1 + be^{-j(\omega - \omega_c)\tau}) \quad (1)$$

단,  $\omega_c = 2\pi(F_e - F_o)$

$\tau$ 는 채널상의 지연으로서 통계적인 수치에 의해 6.3[nsec]이고,  $a$ 는 페이딩의 진폭이며 1보다 작은 값을 가진다.  $\omega_c$ 는 notch 주파수를 의미하며 이때,  $F_e$ 는 감쇄가 최대가 되는 주파수이고  $F_o$ 는 반송파 주파수이다. 또한  $b \leq 1$ 이면 MP(Minimum Phase) 페이딩이고,  $b > 1$ 이면 NMP(NonMinimum Phase) 페이딩이다. 여기서 중요한 특성인 페이딩 깊이,  $D$ 는 다음과 같은 식으로 표현된다.

$$\begin{aligned} D &= -20 \log(1 - |b|), \quad |b| \leq 1 \\ &= -20 \log(1 - 1/|b|), \quad |b| > 1 \end{aligned} \quad (2)$$

### 2.2 DFE(Decision Feedback Equalizer)

채널왜곡에 따른 전송 시스템의 성능저하의 방지 위해 사용되는 등화(equalization)기법은 IF 대역에서 이용되는 FDE(Frequency Domain Equalizer)




그림 1. 페이딩 깊이에 따른 임펄스 응답  
Fig. 1. Impulse response for fading depth

와 기저대역에서 이용되는 TDE(Time Domain Equalizer)로 대별되며, 전송 시스템에서 이들 두 등화기를 함께 사용한다<sup>(5)</sup>.

TDE는 고정(fixed)방식과 적응(adaptive)방식에 있으며, 시간에 따른 채널 특성의 변화로 ATDE(Adaptive TDE)방식이 널리 이용되고 있다<sup>(6)</sup>.

이러한 등화기는 구조및 제어방식에 따라 선형과 비선형으로 구분할 수 있으며, 선형 등화기는 일반적인 선형필터의 구조로서 tapped delayed line 형태를 갖는다.

비선형 등화기의 대표적인 것이 DFE이다. DFE는 1차적으로 등화된 신호를 feedback하여 2차 등화를 행하는 구조이다. 즉, 등화가 이루어진 출력신호는 DFE의 forward 부분과 feedback 부분 각각의 합으로 나타난다. Forward 부분은 선형등화기와 동일한 구조이다. DFE는 페이딩의 형태에 따라 성능의 차이를 보이는데 MP인 경우 등화성이 우수하며, NMP인 경우에는 선형 등화기와 비슷한 성능을 나타낸다. 그림 3은 DFE의 구조를 나타낸다.

DFE로 입력되는 신호는 다음과 같다.

$$r_{k+i-1}(t) = \sum_k a_k s(t - kT) + n(t) \quad (3)$$

단,  $s(t)$ 는 기저대역 채널  
 $n(t)$ 는 백색 가우시안 잡음  
 $a_k$ 는 데이터 싱볼

이상적인 DFE의 출력은 다음의 식 (4)로 나타낼 수 있다.




그림 2. 선형 동화기의 구조  
Fig. 2. Structure of linear equalizer




그림 3. DFE의 구조  
Fig. 3. Structure of DFE

$$y_k = \sum_{i=0}^n c_i x_{k-i} + \sum_{j=1}^n b_j a_{k-j} \quad (4)$$

단,  $c_i$ 와  $b_j$ 는 등화기 텁 계수값  
 $x_{k+i}$ 는 수신신호  
 $a_k$ 는 검출된 데이터

MSE(Mean Square Error)  $\epsilon^2$ 를 최소화하는 텁 계수값을 얻기 위하여 적용 등화기에서는 gradient algorithm을 사용하여 다음과 같이 식 (6)으로 계수값을 얻는다.

$$\epsilon^2 = E |y_k - a_k|^2 \quad (5)$$

단,  $\epsilon^2$  : mean square error  
 $y_k$  : 등화기의 출력 신호

$$C_{k+1} = C_k - \mu e_k a_k \quad (6)$$

$$e_k = y_k - a_k$$

단,  $\mu$ 는 step size

따라서, 식 (6)은 실수부와 허수부(즉 I, Q 채널)로 나누어 정리할 수 있다<sup>(2)</sup>.

$$C_{k+1}^1 = C_k^1 - \mu (e_k^1 a_k^1 + e_k^2 a_k^2)$$

$$C_{k+1}^2 = C_k^2 - \mu (e_k^1 a_k^2 - e_k^2 a_k^1)$$

$$e_k^1 = y_k^1 - a_k^2 \quad (7)$$

$$e_k^2 = y_k^2 - a_k^1$$

$$y_k^1 = C_k^1 a_k^1 - C_k^2 a_k^2$$

$$y_k^2 = C_k^1 a_k^2 + C_k^2 a_k^1$$

적용방식에는 ZF와 LMS방식으로 대별되며, ZF과 LMS방식을 식으로 표현하면 식 (8)과 같다. 여기서 ZF 방식은 decision된 EQ의 출력( $r_{k+i-1}$ )과 에러( $e_k$ )와의 관계를 통해 계수  $c_i$ 를 얻는 방식이고, LMS 방식은 입력된 신호( $y_{k+i-1}$ )와 에러( $e_k$ )와의 관계를 통해 계수  $c_i$ 를 얻는 방식이다. LMS방식은 AWGN 하에서는 ZF보다 우수한 성능을 보인다<sup>(7)</sup>.

$$\begin{aligned} \text{ZF } \text{방식} : c_i &= c_{i-1} - \mu e_k r_{k+i-1} \\ \text{LMS } \text{방식} : c_i &= c_{i-1} - \mu e_k y_{k+i-1} \end{aligned} \quad (8)$$

ZF 알고리즘은 LMS 알고리즘에서 수신신호 대신 등화기 출력 신호를 사용한다는 차이점이 있다. 이 각각의 알고리즘을 나타내면 아래 그림 4와 같다.




그림 4. 적용 등화 알고리즘

((a) ZF 알고리즘, (b) LMS 알고리즘)

Fig. 4. Adaptive equalization algorithm  
((a) ZF algorithm, (b) LMS algorithm)

### III. 시뮬레이션

본 연구에서 채택한 SDH STM-1 155Mbps(FEC 7Mbps 추가)의 고속 데이터 전송시 LMS 알고리즘에 의해 ZF 알고리즘이 수렴속도의 측면에서 우수하며, 페이딩 제거면에서는 LMS가 우수한 것으로 연구되어 왔다<sup>(8)</sup>. 하지만 ZF 알고리즘이나 LMS 알고리즘 모두 실제 구현되었을 때의 페이딩 제거성능은 거의 동일하기 때문에 본 논문에서 수렴속도가 빠른 ZF 알고리즘을 사용하였다<sup>(6), (9)</sup>.

일반적으로 ZF 알고리즘은 페이딩 환경하에서 잡음 증가영향이 있다고 알려져 있으나 하드웨어 구현의 용이성과 참고문헌 (6), (9)의 실제 응용예를 활용하였다. 등화기의 선정 기준은 선형등화기의 경우

실제 하드웨어로 구현된 것이 9탭, 11탭의 경우가 많으므로, 상대적으로 우수한 11탭을 선정하여 수렴속도와 페이딩 성능이 유사하다고 알려진 (3,3)탭 DFE를 선정하였다.

시뮬레이션은 다음의 조건으로 실행하였다.

- ① 등화기 : 11탭 선형등화기, (3,3)탭 DFE
- ② 알고리즘 : Zero Forcing 알고리즘
- ③ 시뮬레이션 환경 : 잡음과 페이딩 환경
- ④ 필스성형필터의 roll-off factor = 0.33

우선 ZF 알고리즘을 이용한 선형등화기와 DFE의 잡음에 대한 성능을 평가하기 위하여 잡음( $S/N = 20dB$ )만이 존재하는 환경하에서 시뮬레이션을 행하였다. 성능을 평가하는 방법으로는 BER에 따른 오율 특성곡선을 살펴보는 것이 일반적이지만 다치레벨




그림 5. 잡음환경하에서의 11탭 선형등화기( $S/N = 20dB$ )  
Fig. 5. 11 tap linear equalizer with noise( $S/N = 20dB$ )






그림 6. 잡음환경하에서의 (3,3)탭 DFE( $S/N = 20dB$ )  
Fig. 6. (3,3) tap DFE with noise( $S/N = 20dB$ )

QAM의 경우는 신호점의 배치형태로 평가한다. 즉 공간상에 표현된 신호점이 선명하게 각각의 점(point)으로 보아지면 등화성능이 우수한 것이고, 신호점이 흐져 있으면 등화성능이 떨어진다고 평가한다. 그림 5와 그림 6은 각각 11탭 선형등화기와 (3,3)탭 DFE에 대한 시뮬레이션 결과이며 신호점 부호배치의 측면에서 볼 때 선형등화기나 DFE 모두 등화성능에 차이가 거의 없음을 알 수 있다.

다음은 페이딩이 존재하는 환경하에서 각각의 등화기 성능을 시뮬레이션하였다. 각각의 등화기에 대해서  $S/N = 40dB$ 인 조건에서 20,000 비트를 랜덤하게 발생시키고 페이딩을 일정하게 증가시켜 최대등화성능의 한계점이 어느정도인가를 시뮬레이션하였다.



(a)



(b)


그림 7. 페이딩 환경하에서의 11탭 선형등화기

(a) 페이딩 깊이 : 22dB, (b) 페이딩 깊이 : 25dB


Fig. 7. 11 tap linear equalizer in fading

(a) fade depth : 22dB, (b) fade depth : 25dB

그림 7은 11탭 선형등화기에 대한 결과이다. 약 22dB의 페이딩까지는 신호점 부호배치를 확인할 수 있었으나 페이딩이 25dB정도로 증가하자 수신된 데이터에 레버를 거의 등화시키지 못하였다. 그림 8은 (3, 3)탭 DFE에 대한 결과이다. 약 25dB의 페이딩까지는 신호점 부호배치를 확인할 수 있었으나 페이딩이 30dB정도로 증가하자 수신된 데이터를 거의 등화시키지 못하였다. 그림 9는 페이딩 깊이에 따른 각 등화기의 BER(Bit Error Rate)을 보인 특성곡선으로서 등화기에서 출력되는 데이터들 중에서 레버갯수를 계산하여 얻은 것이다.



(a)



(b)

그림 8. 페이딩 환경하에서의 (3,3) 탭 DFE

(a) 페이딩 깊이 : 25dB, (b) 페이딩 깊이 : 30dB

Fig. 8. (3,3) tap DFE in fading

(a) fade depth : 25dB, (b) fade depth : 30dB




그림 9. 페이딩 환경하에서의 BER

Fig. 9. BER in fading

이러한 결과는 등화기가 SNR이 높은 조건에서 잡음 보다 페이딩에 영향을 많이 받고 있음을 알 수 있으며, 그림 9에서 동일한 알고리즘을 이용한 경우 11탭 선형등화기에 비해 (3,3)탭의 DFE가 약 5[dB] 정도 등화성능이 우수함을 알 수 있다.

따라서, 본 연구에서는 (3,3)탭 DFE를 채택하여 이에 대한 설계와 구현을 행하였다.

#### IV. 설계 및 실험

##### 4.1 DFE의 설계

본 연구에서는 DFE의 forward부를 아날로그 회로로 설계하였다. 아날로그로 설계한 것은 블럭내부를 하드웨어적으로 가장 용이하게 나타낼 수 있기 때문이다. 우선 수신된 신호의 지연을 위한 탭의 지연소자는 아날로그 delay line을 이용하여 신호를 심볼주기만큼 지연을 시키고 각각 지연된 신호는 탭계수가 곱하여져 summing amp로 들어가게 된다.

Summing amp의 출력 값은 A/D 변환부로 들어가게 되며 이를 통하여 디지털 데이터를 발생시키게 된다.

본 연구에서 설계한 DFE의 feedback부분은 디지털적인 탭으로 설계되었다. 즉, 탭의 지연소자는 shift register를 이용한 래치회로이며 데이터의 래치는 심볼속도인 27[MHz]로 이루어진다.

각각의 텁을 통과한 디지를 신호는 weighted 저항을 이용한 간단한 D/A 변환기를 통과한 후 텁계수 연산부로 전달된다. forward 부분과 마찬가지로 계산된 텁계수의 출력은 summing amp로 들어가게 된다. 그림 10은 설계된 (3,3) 텁 DFE의 전체 블럭도이다.




그림 10. 설계된 (3,3) 텁 DFE의 블럭도

Fig. 10. Block diagram of designed (3,3) tap DFE

### (1) 텁계수 처리부 설계

등화기의 계수값은 식 (6)과 같이 제어되며, 등화기의 I 채널의 실수성분과 허수성분, Q 채널의 실수성분과 허수성분은 A/D 변환기를 통과한 후의 데이터에서 최상위 비트  $I_6$ 와 예러의 최상위 비트인  $I_3$ 를 이용하여 제어된다.

$$I_{re} = I_6 \oplus I_3$$

$$I_{im} = \overline{Q_6 \oplus I_3}$$

$$Q_{re} = Q_6 \oplus Q_3$$

$$Q_{im} = I_6 \oplus Q_3$$

수신된 데이터가 페이딩에 의한 ISI에 의하여 원래의 신호점에 위치하지 않는다면 등화기는 이를 보상

하여 성상적인 데이터로 복구하기 위하여 계수값을 조절하여야 한다.

먼저 계수값을 증가시킬 것인가 감소시킬 것인가를 결정하기 위해 기본적으로 모듈라-2 연산을 이용한 제어기를 설계하였다. 설계된 제어기는 아래 그림과 같다.




그림 11. 제어기 회로

Fig. 11. Controller circuit

이 결정을 토대로 얼마나 큰 폭으로 증·감시킬 것인가를 결정하는 적분회로가 설계된다.

이때 단순히 계수값을 증감시키는 것이 아니라 수신 신호의 신호점 위치에 따라 그 변화량을 달리 함으로써 더욱 정확한 등화를 행할 수 있을 것이다. 이를 위하여 본 연구에서 사용한 평형 변조기인 MC1496의 적분회로부터의 입력단인 pin 8, 9의 두 저항값을 달리 함으로써 진폭과 위상의 변화량을 달리하도록 설계하였다.

이렇게 설계된 텁계수 처리부의 블럭도는 다음과 같다.




그림 12. 텁계수부의 블럭도

Fig. 12. Block diagram of tap coefficient part

## 4.2 결 과

본 연구에서는 등화기의 성능을 평가하기 위해 64 QAM 신호 발생은 HP 8981인 Vector Signal Generator를 사용하였다. 수신단의 복조부는 기존에 실험 제작하여 얻은 회로를 이용하였으며, 복조에 따른 영향을 줄이기 위해 carrier recovery 및 clock recovery가 정상적인 동작 상태가 되도록 조정하였다. 그림 13은 등화기 실험을 위한 실험환경을 보인 것이다. 평가방법으로는 신호점 부호배치를 살펴보는 것이 타당하나 이를 평가하는데 어려움이 있으므로 페이딩에 따른 주파수 스펙트럼 및 eye pattern을 통해 평가하였다. 그림 14는 fade depth가 20dB일때의 수신된 데이터의 스펙트럼을 span 40MHz 대역으로 확대하여 출력한 것으로 페이딩에 따른 영향을 심하게 받고 있음을 보여주고 있다. 그림 15는 등화기를 OFF 시켰을 경우 fade depth 10[dB]인 환경에서의 한쪽 채널에 대한 eye pattern이다. Eye pattern에서 눈틈이 거의 보이지 않음을 확인할 수 있다. 그림 16은 등화기를 ON 시켰을 경우의 fade depth가 20 [dB] 경우의 eye pattern을 나타낸 것이다. Fade depth가 20[dB]인 경우 eye pattern의 눈틈이 정확하게 보이며, 이는 등화기가 20[dB] 페이딩 환경下에서 신호의 에러를 정상적으로 등화하고 있음을 나타낸 것이다. 그림 17은 등화기를 ON 시켰을 경우 64 QAM 데이터의 주파수 스펙트럼(span = 100MHz)으로서 그림 14와 비교해 보면 완전하게 등화가 되어 평탄한 스펙트럼을 나타내고 있다. 그림 18은 정상적인 등화가 이루어진 상황(fade depth = 20[dB])에서의 신호점 부호배치를 vector scope상으로 나타낸 것이다.




그림 13. 실험환경  
Fig. 13. Testing environment




그림 14. 수신된 신호의 주파수 스펙트럼  
(fade depth = 20dB)

Fig. 14. Frequency spectrum of received signal  
(fade depth = 20dB)




그림 15. 등화기 OFF 상태의 eye pattern  
(fade depth = 10dB)

Fig. 15. Eye pattern in equalizer OFF  
(fade depth = 10dB)




그림 16. 등화기 ON 상태의 eye pattern  
(fade depth = 20dB)

Fig. 16. Eye pattern in equalizer ON  
(fade depth = 20dB)




그림 17. 등화된 신호의 주파수 스펙트럼

Fig. 17. Frequency spectrum of equalized signal

## V. 결 론

본 연구에서는 템수에 대한 영향을 고려하여 템의 수가 증가함에 따라서 등화성능이 향상되었으나 템 수가 증가한다면 구현이 어려워 진다는 단점이 있었으므로, 설계 및 구현이라는 측면과 등화성능을 종합적으로 고려하여 본 결과, (3,3)템의 DFE를 채택하여 이를 설계 및 구현하였다.

설계에 앞서 이론적으로 시뮬레이션하여 본 결과, 선형등화기(11템)보다 DFE(3,3템)가 성능이 약 5 [dB] 정도 우수함을 살펴 보았으며, 이에따라 DFE를 설계, 구현하였다. 구현결과 fade depth 20[dB] 하에




그림 18. 등화된 신호의 신호점 부호배치도

Fig. 18. Signal constellation of equalized signal

서 등화기의 성능측정에 따른 eye pattern과 주파수 스펙트럼을 살펴 본 결과, eye pattern의 경우 그림 16과 같이 매우 깨끗한 눈틈을 얻을 수 있었으며, 주파수 스펙트럼의 경우 그림 14와 비교하여 매우 평탄한 스펙트럼 특성을 그림 17과 같이 얻을 수 있었다. 이를 전체적으로 확인하기 위해 그림 18과 같이 신호 점 부호 배치를 나타내었다. 일반적으로 등화기가 폐이딩이 약 20[dB]이하인 환경하에서 정상적인 등화 성능을 지녀야 하므로 본 연구에서 설계된 등화기는 기본 규격을 충실히 만족하는 것이라고 볼 수 있다.

이러한 SDH 마이크로파 무선시스템을 위한 등화기의 구현기술은 몇몇 주요 국가에서 국한되어 보유하고 있으며, 이에따른 기술격차가 날로 심화되고 있는 실정이다. 따라서, 본 연구를 통해 얻어진 등화기 설계기술은 국내 마이크로파 무선 시스템 분야의 기술진보에 상당한 기여를 할 것으로 사료된다. 그리고 이러한 등화기를 세계적인 추세인 all digital 방식으로 구현한다면 보다 신뢰성이 높고, 성능이 뛰어난 등화기를 설계할 수 있을 것이다.

본 연구는 삼성전자(주)와의 산학협동에 의한 연구 개발비의 지원에 의해 이루어진 것이며 실험에 도움을 준 삼성전자(주) 통신연구소의 이규석 선임, 안종영 주임, 이명수 연구원께 감사 드린다.

李 大 麟(Dae Young Lee)

한국항공대학 항공통신공학과 졸업(공학사)

경북대학교 대학원 전자공학과 졸업(공학석사)

삼성전자(주) 통신연구소 수석연구원

※주관심분야: 마이크로파 무선통신, 광전송시스템

정회원



方 孝 昌(Hyo Chang Pang) 정회원

1965년 1월 12일 생

1984년 3월 ~ 1988년 2월 : 한국항공 대 항공전자공학과 졸업(공학사)

1993년 3월 ~ 1992년 2월 : 한국항공 대 대학원 항공전자공학과 수료(공학석사)

1993년 3월 ~ 현재 : 한국항공대 대학원 항공전자공학과 박사과정

1990년 3월 ~ 1992년 7월 : 한국항공대 항공전자공학과 조교

1992년 3월 ~ 현재 : 대우공업전문대학 전자통신과 시간강사

1992년 9월 ~ 현재 : 국립천안공업전문대학 전자과 시간강사

※주관심분야: 스펙트럼 확산통신·무선통신을 위한 Digital Modem

## 참 고 문 현

- W. D. Rummel, "A New Selective Fading Model," Bell System Technical Journal, Vol. 58, no. 5, pp. 1037-1071, May/June 1979.
- M. Joindot and A. Leclert, "Baseband Adaptive Equalization for 16 QAM System in the Presence of Multipath Propagation," IEEE, 1981.
- R. W. Lucky, J. Salz, and E. J. Weldon, *Principle of Data Communication*, McGraw-Hill, 1968.
- Wai Choong Wong and L. J. Greenstein, "Multipath Fading Models and Adaptive Equalizer in Microwave Digital Radio," IEEE Trans. Comm., vol. COM-32, no.8, pp. 928-934, August, 1984.
- 日本電信電話公社 編, 조성준 譯, 디지털 마이크로파 통신, 大光文化社, 1989.
- F. Ivanek, *Terrestrial Microwave Communications*, Artech House, 1989.
- J. P. Moffatt and J. P. MacEachern, "An Adaptive QAM Linearizer using Data Postdistortion," IEEE, 1989.
- S. Benedetto, *Digital Transmission Theory*, Prentice-Hall, 1987.
- L. J. Greenstein and M. Shafi, *Microwave Digital Radio*, IEEE Press, New York, 1988.



張 太 和(Tae Hwa Chang) 정회원  
1987년 3월 ~ 1991년 2월 : 한국 항공  
대 항공전자공학과 졸  
업(공학사)  
1991년 3월 ~ 1993년 2월 : 한국 항공  
대 대학원 항공전자공  
학과 수료(공학석사)  
1993년 3월 ~ 현재 : 대영전자(주) 기  
술연구소 연구원

※ 주관심분야 : 마이크로파 무선통신

安 俊 陪(Jun Bae Ahn) 정회원  
1987년 3월 ~ 1991년 2월 : 한국 항공  
대 항공전자공학과 졸  
업(공학사)  
1991년 3월 ~ 1993년 2월 : 한국 항공  
대 대학원 항공전자공  
학과 수료(공학석사)  
1993년 3월 ~ 현재 : 성미전자(주) 기  
술연구소 연구원

※ 주관심분야 : 마이크로파 통신



趙 成 俊(Sung Joon Cho) 終身會員  
1946年 1月 9日生  
1965年 4月 ~ 1969年 2月 : 韓國航空  
大學 航空通信工學科  
卒業(工學士)  
1973年 4月 ~ 1975年 2月 : 漢陽大學  
校 大學院 卒業(工學  
碩士)  
1977年 4月 ~ 1981年 3月 : 大阪大學大學院 通信工學科 卒  
業(工學博士)  
1969年 4月 ~ 1972年 7月 : 海軍技術將校  
1972年 8月 ~ 現在 : 韓國航空大學校 航空通信情報工學科 教授  
韓國通信學會 企劃理事



金 元 厚(Won Hoo Kim) 정회원  
1935년 2월 1일생  
한국 항공대학 항공전자과 졸업(공  
학사)  
한양대학교 대학원 전자공학과 수  
료(공학석사)  
경희대학교 대학원 전자공학과 수  
료(공학박사)  
현재 : 한국 항공대학교 항공전자공학과 교수  
※ 주관심분야 : 스펙트럼 확산 통신, 무선통신 시스템, 항  
법전자