

전력선 통신용 재변조방식의 BPSK복조기 실현에 관한 연구

(A Study on the Implementation of BPSK Demodulator With
Remodulation Method for Power Line Carrier Communication)

吳象基* · 羅榮東** · 晉達福***

(Sang-Ki Oh · Chea-Dong Na · Dal-Bok Chin)

요 약

본 논문에서는 신호감쇄 및 연접잡음(burst noise)이 존재하는 전력선 반송 채널에서 디지털 데이터를 복조하기 위한 BPSK(Binary Phase Shift Keying)복조기의 설계 및 실현에 대하여 논한다.

이러한 BPSK 복조기의 실현에 있어서 반송파 동기회로는 소형화 및 안정화가 요구되며, 입력주파수의 변동에 대해서 낮은 위상 오차가 필요하게 된다.

이와 같은 요구조건을 만족하기 위해서 본 논문에서는 반송주파수가 10.4[kHz]이고, 전송속도가 110 [bps]인 재변조방식의 BPSK 복조기를 설계 제작하였다. 설계 제작한 반송파 동기회로는 기존의 아날로그 소자로 구성되었던 승산기(Multiplier) 및 지연회로를 PLL(Phase Locked Loop) IC로 대체하여 소형화 및 안정성을 확보하였으며, PLL회로 설계시에 주위온도 등을 고려하여 주파수 인입범위를 ± 4 [kHz], 정상위상오차를 $\pm 6^\circ$ 로 설정하였다.

기능시험 결과로부터, BPSK복조기의 동작기능은 정상상태에서 설계조건에 만족함을 알 수 있었다.

Abstract

This study discusses the design and implementation of BPSK(Binary Phase Shift Keying)modulator to demodulate the digital data on a power line carrier channel where the signal attenuation and burst noise occur. The main tasks of building the BPSK demodulator are to miniaturize and stabilize the carrier synchronization circuit, and to lower the phase error for the variation of input frequency.

In order to achieve the miniaturization and stabilization of BPSK, we design and manufacture the BPSK with 10.4[kHz] of carrier frequency and 110[bps] of transmission speed. Furthermore, the carrier synchronization circuit designed here adopts the PLL(Phase Locked Loop) IC, in stead of conventional analog circuits of multiplier and delay circuit. Under the consideration of surrounding temperature ranges, the setting values of pull in range and phase error are determined to be ± 4 [kHz] and $\pm 6^\circ$, respectively.

* 正會員：韓國電氣研究所 電力電子研究部

** 正會員：大宥工業專門大學 電氣科

*** 正會員：圓光大學校 電子工學科

接受日字：1993年 12月 18日

From the results of performance test, the operating capability of BPSK demodulator developed in this study satisfies the design conditions in the steady state.

1. 서 론

전력선을 통신매체로 하여 데이터를 전송하는 전력선 반송 통신은 최근 HA(Home Automation)시스템과 같은 전력기기의 감사제어분야에서 기 설치된 선로를 이용함으로써 전송로의 설치비용이 절감되는 장점을 갖고 있으나, 전력선상의 잡음 등과 같은 열악한 환경으로 인하여 기존 시스템을 이용하는 데는 많은 문제점을 가지고 있다.¹⁾

특히 전력선을 전송로로 이용하는 통신시스템은 부하변동에 따른 임피던스의 변화 및 임펄스성 잡음을 포함한 높은 잡음레벨 등에 의한 신호전송특성을 고려하여 설계하여야 한다.

전력선 임피던스는 전력선 고유의 특성 임피던스(배전선 : 450[Ω], 전등선 : 93[Ω])가 아니라 전력선상에 연결된 부하기기에 의해 결정되며 일반적으로 배전선의 경우는 5[Ω]~150[Ω]사이의 값을 가지며, 옥내 전등선의 경우는 2[Ω]~45[Ω]사이의 값을 갖는다.^{2, 3, 4)}

잡음전압은 전력선에 존재하는 잡음과 부하기에서 발생하는 잡음이 있으며 주파수가 증가함에 따라 잡음레벨은 감소함을 알 수 있다. 이와 같은 잡음레벨은 동절기보다 하절기에 높은 값을 갖게 되며, 배전선의 경우 10[kHz]대 부근에서 -30~-40[dBV]의 값을 갖고, 옥내 전등선의 경우 -45~-50[dBV]의 값을 갖는다.^{4, 5)} 이와 같이 전력선은 구성형태 및 환경에 따라 신호전송 및 선로특성이 변화하므로 잡음에 강하고 통신신뢰도가 우수한 PSK변조방식을 사용하는 것이 효과적이다.⁴⁾

일반적인 BPSK통신시스템에서 디지털 데이터를 복조하기 위한 반송과 동기회로는 체배법, Costas루프법 및 재 변조법 등의 다양한 방법이 제안되고 있다.⁹⁾ 체배법을 이용한 반송과 동기회로는 사용하는 체배기 및 주파수 디바이더의 구성에 있어서 조정 등에 대한 불리한 점이 있으며 성능이 저하하는 단점이 있다. 그리고 Costas루프

를 포함한 다른 방식은 변조기로 사용하는 PLL의 위상비교기 특성이 정현파 특성을 갖기 때문에 고속의 동기가 요구되는 BPSK 복조기에서는 적용이 곤란하다.

본 논문에서는 이러한 문제점을 해결하기 위해서 샘플링(Sampling)기술을 도입한 D 플립플롭(Flip Flop)의 복조기와 EX-OR 게이트의 재변조기를 사용하여 BPSK복조기를 구성하였다.

그리고 BPSK 복조기의 반송과 동기회로의 동작특성을 해석하고 PLL IC를 사용하여 각종 파라미터를 설계하였다. 또한 이러한 설계 파라미터를 근거로 하여 새로운 BPSK 복조기를 구성하였으며, 이에 대한 성능을 평가하기 위해서 특성시험을 실시하였다.

2. PLL회로의 수학적 해석 및 설계

디지털 BPSK신호의 기준반송파를 재생하는 회로는 일반적으로 PLL폐환루프를 이용하게 되는데, 이와 같은 PLL의 기본특성은 소신호 동작시 선형화된 모델에 대해서 해석하게 된다.^{6, 7)}

그림 1은 PLL의 일반적인 블록다이어그램으로서 위상비교기 특성인 $g(\phi)$ 는 정현파, 삼각파 및 톱니파형의 비교특성을 포함한 일반형으로 나타낸다.

그림 1에서 $\theta_i(t)$, $\theta_0(t)$, $\phi(t)$ 의 라플라스 변환값을 각각 $\theta_i(s)$, $\theta_0(s)$, $\phi(s)$ 라 하면 PLL의 폐루프 전달함수는 다음식과 같이 구해진다.

$$[\theta_i(s) - \theta_0(s)] KF(s) \frac{1}{S} = \theta_0(s) \quad (1)$$

$$\theta_0(s) = \frac{\frac{KF(s)}{S}}{1 + \frac{KF(s)}{S}} \theta_i(s) \quad (2)$$




그림 1. PLL의 일반적인 블록다이어그램
Fig. 1. General Block diagram of PLL

따라서 전달함수 H(S)는 식(3)과 같으며, 위상 오차 $\phi(s)$ 는 식(4)와 같다.

$$H(s) = \frac{\frac{KF(s)}{S}}{1 + \frac{KF(s)}{S}} \quad (3)$$

$$\phi(s) = (1 - H(s))\theta(s) \quad (4)$$

그림 1의 루프필터는 여러 종류가 고려될 수 있는데 여기서는 PLL루프의 설계조건을 만족시키는 것을 목적으로 래그 리드(lag-lead)필터를 사용하는 것을 전제로 하면 전달함수 F(S)는 식(5)와 같다.

$$F(S) = \frac{V_c(s)}{V_F(s)} = \frac{T_2 S + 1}{T_1 S + 1} = \frac{S + a}{S + e} \quad (5)$$

$$\text{여기서 } a = \frac{1}{R_2 C} = \frac{1}{T_2}, \quad e = \frac{1}{(R_1 + R_2)C} = \frac{1}{T_1}$$

이다.

이때 폐루프 전달함수 H(S)는 식(1)과 식(5)에 의해 식(6)과 같이 표시할 수 있다.

$$H(s) = \frac{KS + AK}{S^2 + (K + e)S + aK} \quad (6)$$

표 1은 래그 리드 필터를 사용한 PLL의 폐루프 전달함수 H(S)와 주요특성을 나타냈으며 이러한 특성은 BPSK복조기의 반송파 동기회로의 설계에 이용된다.

이러한 PLL의 최적화 설계법은 다양화 방법이 제시되고 있으나 본 논문에서는 잡음대역을 최소화하는 설계법 중에서 동기유지범위(Lock Range)와 정상위상오차에서 루프이득 K_0 를 구하고, 고유주파수 W_n 으로부터 τ_1 를 정해서 τ_2 가 잡

표 1. 래그 리드 필터를 갖는 PLL의 주요특성
Table 1. Principal Characteristics of PLL with lag-lead filter

항 목	내 용
전 달 함 수 (H(S))	$\frac{k(S+a)}{S^2 + (k+e)S + ka}$
루 프 필 터 F(S)	$\frac{S+a}{S+e}$
루 프 대 역	k
잡 음 대 역 B_L	$\frac{k(k+a)}{4(k+e)}$
정 상 위 상 오 차	$\frac{e}{a} \cdot \frac{\Delta W}{k}$
과 도 응 답 특 성	고유진동수(W_n) \sqrt{ak} 댐핑율(ζ) $\frac{k+e}{2\sqrt{ak}}$

음이 최소가 되도록 결정하는 방법에 의해서 반송파 동기회로인 PLL회로를 설계하였다.⁷⁾

이때 중요한 설계영역에서 감쇄율은 $\zeta=0.5$ 의 조건과 일치하게 되는데, 표 1의 잡음대역 B_L 을 최소화하기 위해서 τ_2 로 미분하면 식(7)과 같다.

$$\frac{dB_L}{d\tau_2} = \frac{K_0}{4(1+\tau_2)^2} \left[\frac{\tau_2^2}{\tau_1} + 2 \frac{\tau_2}{\tau_1 - 1} - 1 \right] \quad (7)$$

여기서 $\tau_1 = K_0 T_1$, $\tau_2 = K_0 T_2$ 이다. $dB_L/d\tau_2 = 0$ 하면 τ_2 는 식(8)과 같으며 2차방정식의 근을 구할 수 있다.

$$\frac{\tau_2^2}{\tau_1} + 2 \frac{\tau_2}{\tau_1} - 1 = 0 \quad (8)$$

$$\tau_2 = -1 \pm \sqrt{1 + \tau_1} \quad (9)$$

여기서 τ_2 는 정의 실수이기 때문에 결국 구하는 B_L 의 최소조건은 다음 식과 같다.

$$\tau_2 = \sqrt{1 + \tau_1} - 1 \quad (10)$$

그리고 댐핑율은 식(11)과 같이 되며, 잡음대역이 최소조건일 때 $\zeta=0.5$ 가 된다.

$$\zeta = \frac{k+e}{2\sqrt{ak}} = \frac{\tau_2 + 1}{2\sqrt{\tau_1}} \quad (11)$$

그리고 설계 초기에 고유주파수 W_n 을 지정하는데 이것은 과도응답의 속도를 결정하는 것으로서 식(12)와 같다.

$$W_n = \sqrt{ak} = \sqrt{\frac{k}{T_2}} = \sqrt{\frac{K_{im}}{T_2/K_0}} = \frac{K_0}{\sqrt{\tau_1}} \quad (12)$$

고유주파수가 K_0 와 $\sqrt{\tau_1}$ 의 비로 주어지기 때문에 직류에 대한 루프이득 K_0 가 임의로 설계될 수 있다. K_0 값은 필요로 하는 동기유지범위 및 정상위상오차를 만족하는 큰 값으로 결정하게 되는데 이때 동기유지범위와 정상위상오차는 식(13)과 같다.

$$\left. \begin{aligned} W_i &= K_0 \\ \phi_e &= \frac{e}{a} \frac{\Delta W}{K} = \frac{\Delta W}{K_0} \end{aligned} \right\} \quad (13)$$

식(13)에서 필요로 하는 직류루프이득 K_0 는 τ_1 과 τ_2 에 관계없이 결정되고 이 값이 주어지면 W_n 값에 따라서 τ_1 과 τ_2 가 결정된다. 여기서 PLL의 최적설계에 필요한 3정수(K_0 , τ_1 , τ_2)가 결정되지만, 이때 주파수 인입범위(Pull In Range)가 요구하는 만큼 실현될 수 있는가를 검토해야 하는데 이에 대한 근사식은 식(14)와 같다.

$$W_p = K_0 \sqrt{2 \frac{\tau_2}{\tau_1}} \quad (14)$$

3. BPSK복조기의 설계 및 구성

BPSK복조기를 설계하는데는 EX-OR 게이트를 이용하는 등 여러가지 방법이 있으나 본 연구에서는 PLL 및 D플립플롭을 이용한 새로운 방식의 복조회로를 설계 구성하였다.^{8, 9)} 그리고 수신 대기 상태일때 회로의 오동작을 방지하기 위한 반송파 감지(Carrier Detection)회로를 부가하였으며 그림 2는 BPSK복조기의 일반적인 블록다이아그램을 나타냈다.

3.1 반송파 동기회로 설계

수신신호의 상대 위상을 검출하여 데이터를 복원하는 BPSK복조기에서 동기용 기준 반송파를 재생하는 반송파 동기회로인 PLL회로는 비선형 게임과 동시에 설계해야 할 파라미터수가 많기 때문에 응용상 특히 중요한 특성만을 고려하여 선형 모델에 대해서 최적화 설계를 하게 되는데, 본 논문에서는 잡음대역을 최소화시키는 방법을 이용하여 표 2와 같이 반송파 동기회로의 파라미터를 설계하였다.⁷⁾

표 2와 같은 설계 파라미터를 이용하여 반송파 동기용 PLL회로를 구성하면 그림 3과 같다. 그림 3에서 위상비교기는 삼각파특성을 갖는 EX-OR게이트를 사용하였으며, 루프필터는 표 2의 T_1 , T_2 값에 의해 정해지는 값을 갖는 래그 리드 필터로 구성하였다. 그리고 VCO(Voltage Control Oscillator)의 출력주파수는 입력주파수의 4배 주




그림 2. BPSK복조기의 블록다이아그램
Fig. 2. Block diagram of BPSK demodulator

표 2. 설계 파라미터 선정

Table 2. Design Parameters

항 목	내 용	비 고
Lock Range	± 10 [kHz]	전 제 조 건
Pull in Range	± 4.25 [kHz]	"
정상 위상오차	1[kHz]에 대한 6°	"
고 유 진 동 수	1[kHz]	"
K_0	6.28×10^4 [r/s]	계 산 값
τ_1, τ_2	100, 9.5	"
T_1, T_2	1.59[ms], 144[μ s]	"
위상 동기 범위	± 950 [Hz]	설 계 치
프 리 거 시 간	284[μ s]	"
설 정 시 간	700[μ s]	"
잡 음 대 역	2.84[kHz]	"
댐 팅 율 [ζ]	0.5	"

파수가 되도록 발진콘덴서를 선정하였으며, 궤환 루프의 디바이더(Divider)는 4진 링 카운터(Ring Counter)로 구성하였다.

3.2 BPSK복조기 설계

BPSK복조기는 동기반송파를 재생하는 반송파 동기회로와 표본화 기술에 의해 데이터를 검출하기 위한 복조기인 D 플립플롭으로 구성되며 그림 4와 같이 설계하였다. 그림 4에서 2개의 다른 위상으로 데이터가 실려있는 BPSK반송파는 D 플립플롭의 D단자와 EX-OR게이트 U_{1a} 의 한 단자에 공급되고 D 플립플롭의 Q출력이 U_{1a} 의 다른 단자에 공급된다.

U_{1a} 의 재변조기에 의해 변조된 신호는 PLL루프의 위상비교기인 EX-OR게이트 U_{1b} 에 전달되고, 고주파 성분을 제거하기 위해 저역통과필터를 통과한 출력신호는 동기된 반송파를 재생하기




그림 3. PLL 회로 구성도
Fig. 3. Constitution of PLL Circuit




그림 4. BPSK복조기의 세부 회로도
Fig. 4. Detailed Circuit of BPSK Demodulator

위한 VCO에 공급된다. 그리고 위상오차를 줄이기 위해 VCO출력은 PLL루프의 위상비교기의 입력에 제환되어 정확한 기준반송파를 재생한다.

그림 5은 그림 4의 BPSK복조기의 정상동작시 입력신호인 BPSK반송파, 데이터 출력신호 그리고 재변조기인 EX-OR게이트 U_{1a}의 동작파형을 나타냈다.

그림 5에서 BPSK반송파가 화살표로 표시한 시점에서 D플립플롭에 의해 표분화된다고 가정하면 시간간격 T₀에서 T₁동안 표분값은 논리 "High"상태가 된다. 그리고 T₂와 T₄사이에는 "Low"상태가 되어 두 시간간격은 BPSK반송파의 두개의 다른 위상을 나타낸다. 그래서 BPSK 반송신호는 동기반송파로 표분화되고 그 결과를 래치(latch)함으로써 복조가 된다.

3.3 BPSK복조시스템의 구성

전력선 반송채널에서 디지털 데이터를 복조하기 위한 BPSK복조시스템은 전력선에서 BPSK반송파신호를 수신하기 위한 수신기와 복조기로 구성되는데 수신기는 전력선상의 60(Hz) 및 고조파 잡음을 제거하고 BPSK반송파를 통과시키기

위한 고역통과필터(High Pass Filter), 수신된 미약한 신호를 일정한 크기로 증폭하고 밴드패스 필터링을 하는 신호조정(Signal Conditioning)부와 디지털 데이터 처리를 하기 위해서 아날로그 BPSK 반송파신호를 디지털 BPSK신호로 변환하는 하드 리미터(Hard Limiter)로 구성된다. 그림 6은 신호결합장치를 포함한 수신기의 블록다이아그램과 신호파형을 나타냈다.




그림 5. BPSK복조기의 예측파형
Fig. 5. Weveforms of BPSK Demodulator




그림 6. 수신기의 블록다이아그램
Fig. 6. Block diagram of Receiver

그림 6의 하드 리미터의 출력파형은 디지털 BPSK변조된 파형으로서 그림 4의 D 플립플롭과 재변조기 EX-OR게이트 U_{1a} 에 입력되어 기준반송파를 재생하고 이 기준반송파가 복조기의 클럭 신호가 되어 표본화에 의해 데이터를 복조하게 된다.

4. 특성 시험

전력선 반송 통신용 BPSK 복조기의 성능을 시험하기 위해서 BPSK변조기, 복조기 및 신호증폭기를 그림 7과 같이 구성하였다.

그림 7에서 송신데이터 110(bps)를 반송주파수




그림 7. 특성시험의 블록다이아그램

Fig. 7. Blokdiagram of characteristics test

10.4(kHz)에 있어서 전력선상에 전송하고 다른 장소의 전력선에서 BPSK반송파를 수신하여 복조기의 동작파형을 측정된 결과 그림 8과 같이 BPSK복조기의 설계파형과 동일하며 양호한 복조기능을 수행함을 확인할 수 있다.

그리고 그림 7의 구성도에서 데이터를 BPSK 변조하기 위해 변조기는 EX-OR게이트를 사용하였으며, 전력선상에서 신호의 장거리 전송 및 결합을 위해 D급 증폭기와 HPF기능을 갖는 LC결합회로를 구성하여 전송시험을 실시하였다.

그림 9는 데이터 전송시험에 있어서 변조부, 수신부 및 복조기에 대한 각부 동작파형으로 그림 9(a)는 110(bps)송신데이터 파형과 전력선에 데이터를 전송하기 위한 BPSK변조신호이다. 여기서 그림 9(a)는 110(bps)송신데이터와 그림 7의 PLL회로에 의해서 94 체배한 10.4(kHz)의 반송주파수를 EX-OR 게이트에 의해 BPSK 변조하고, 이 신호를 전력선 반송 채널에 주입을 하기 위해 D급 증폭기로 전력 증폭을 실시한 아날로그 BPSK변조신호의 출력파형으로 약 $14[V_{P-P}]$ 가 된다.

그림 9(b)는 전력선 반송 채널을 통해 수신된 BPSK변조신호에 포함된 잡음성분을 제거하기 위한 고역통과필터와 신호조정회로를 거친 파형으로 180° 위상차가 생기는데, 이것은 미약한 수신신호를 증폭하기 위한 전치 증폭기의 극성에 의한 것이다.

그리고 신호파형이 히스테리시스 특성을 갖는 하드 리미터를 통과한 디지털 BPSK출력파형으




그림 8. BPSK복조기의 동작파형

Fig. 8. Waveforms of BPSK demodulator

로 실제 시스템 구현시에는 임계 전압값과 히스테리시스 특성을 결정하는 저항값의 세밀한 조정이 요구된다.

그리고 그림 9(c)는 그림 9(b)의 파형을 시간축으로 확대 시킨 파형으로 본 논문에서 설계 제작한 재변조방식의 BPSK복조기인 D필립플롭에 입력된다. 이와 같은 디지털 BPSK변조신호 파형은 그림 5와 같은 동작특성을 갖는 복조기에 의해서 데이터신호로 복조된다. 그림 9(c)의 최종적인 복조데이터의 출력파형으로 송신측에서 입력한 데이터파형과 동일함을 확인할 수 있다. 그림 9에서 송신데이터 파형과 복조데이터 파형은 시간적으로 일치하지 않으며 전송선로 및 수신기의 구성요소 등에 의해서 시간지연이 일어나게 된다.

본 논문에서 구현한 BPSK복조시스템은 입력




그림 9. BPSK변조기 및 복조기의 파형
Fig. 9. Waveforms of BPSK modulator and demodulator

단에서 신호잡음비가 15(dB)이상 유지될 때 복조기에서 양호한 신호처리가 되도록 신호조정부의 임계 전압을 2.4(V)로 설계하였다. 이것은 전력선상의 임펄스잡음 및 연접잡음에 대해서 안정된 동작을 하기 위한 수단으로 채널환경에 따라 임계전압의 조정이 가능해서 신호대 잡음비를 임의로 설정할 수 있다.

5. 결 론

본 논문은 전력설비 감시제어 및 전력량 자동 검침시스템을 구축하기 위한 통신장치의 개발에 있어서 선로특성의 변화와 잡음에 강한 PSK변조방식을 채용하기 위한 것으로 전력선 반송 통신용 BPSK복조기를 설계 제작하여 동작 기능시험 및 전송특성시험을 실시하였다.

이러한 시험결과, 기능시험에서는 입력주파수의 변화가 설계단계에서 제시한 주파수 인입범위가 ± 4 (kHz), 위상오차가 $\pm 6^\circ$ 범위내에서는 그림 8과 같은 양호한 복조기능이 수행됨을 확인할 수 있었다. 그리고 전송특성시험에서는 전력선상에 존재하는 잡음의 영향과 임피던스 변화에 의해서 수신기 입력단의 S/N비가 15(dB)이상 유지되어야 데이터의 복조가 가능하여 신뢰성있는 통신성능을 보장할 수 있다.

이상과 같이 현 단계에서는 전력선 채널에 있어서 BPSK변조방식의 적용 가능성을 확인하는 기본적인 연구결과로서, 향후 전력선의 환경, 즉 임피던스 변동 및 잡음 전압 등에 의한 전송품질의 저하대책에 대한 연구와 BPSK복조기의 기능 강화 및 통신 신뢰도 향상을 위한 연구가 계속되어야 한다.

참 고 문 헌

- 1) 김관호, 오상기의 "전등선 반송방식을 이용한 가정내 감시제어장치 개발 기초 연구"한국전기연구소 연구보고서 1988. 2.
- 2) 오상기, 김인수의 "전등선 반송방식을 이용한 가정내 감시제어장치 개발 연구"한국전기연구소 연구보고서 1989. 2.
- 3) 허영, 오상기의 "전력선 반송용 확산대역 통신기술 연

- 구" 한국전기연구소 연구보고서 1991. 2.
- 4) R. C. Hemminger, L. J. Gale. "Signal Propagation on Single Phase Power Distribution Lines at Power Line Carrier Frequencies" IEEE/PES 1986 Winter Meeting 86 WM 230-7, pp. 1~6. 1986.
 - 5) Roger M. Vines etc "Noise on Residential Power Distribution Circuit" IEEE Trans on Electromagnetic Compatibility Vol. EMC-26, No. 4. Nov, 1984, pp. 161~168.
 - 6) やなぎさわ, PLL 應用回路, 総合電子出版社, 1987.
 - 7) 古川計介, PLL-ICの使い方, 秋葉出版, 1987.
 - 8) S. M. Bozic, "Design of Digital PSK Modulator" INT. J. Electronics, Vol. 53, No. 2, pp. 157~165, 1982.
 - 9) Takuro Muratani, "Analysis of Carrier-Recovery Circuit for Coherent Detection of TDMS Signal" Electronics and Communication in Japan Vol. 54-B, No. 4, 1971.

◇ 著者紹介 ◇



오 상 기 (吳象基)

1953年 4月 26日生. 1977年 朝鮮大學校 電子工學科. 1979年 朝鮮大學校 電氣工學科(碩士). 現在 韓國電氣研究所 先任研究員.



나 채 동 (羅榮東)

1954年 11月 3日生. 1979年 崇實大 工大 電氣工學科 卒. 1982年 崇實大 大學院 電氣工學科 卒. 1992年 崇實大 大學院 電氣工學科(工博). 現在 大有工業專門大學 電氣工學科.



진 달 복 (晉達福)

1939年 7月 2日生. 1962년 朝鮮大學校 電氣工學科. 1972年 朝鮮大學院 電氣工學科(碩士). 1985年 全南大 大學院 電子工學科(工博). 1978年 美國 미시간大學校 電子工學科 交換教授. 現在 圓光大 工大 電子工學科 教授.