

## SiO<sub>2</sub>위에 증착된 Si<sub>1-x</sub>Ge<sub>x</sub> 합금의 증착온도 변화에 따른 결정성 및 미세구조에 관한 연구

김홍승 · 이정용 · 이승창\* · 강상원\*

한국과학기술원 전자재료공학과

\*한국 전자통신연구소 반도체 연구단

A study of the crystallinity and microstructure of the Si<sub>1-x</sub>Ge<sub>x</sub> alloys deposited on the SiO<sub>2</sub> at various temperatures

H. S. Kim, J. Y. Lee, S. C. Lee\*, S. W. Kang\*

Department of Electronic Materials Engineering, KAIST

\*Semiconductor Technology Div., Electronics and Telecommunications Research Institute

초록 비정질 SiO<sub>2</sub> 위에서 증착시킨 Si<sub>1-x</sub>Ge<sub>x</sub> 합금의 증착온도에 따른 결정성 및 미세구조 변화와 Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> 계면에 대해 연구하였다. SiO<sub>2</sub> 위에 증착된 Si<sub>1-x</sub>Ge<sub>x</sub> 합금의 결정성, 미세구조와 조성의 균일성을 X선 회절법과 투과 전자 현미경으로 조사하였고, Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> 계면을 고분해능 투과 전자현미경을 이용하여 원자단위로 관찰하였다. Ge의 몰분율을 0.3으로 놓고 증착온도를 300°C, 400°C, 500°C, 600°C, 700°C로 변화시키며 Si-MBE로 증착된 박막은, 분석 결과 300°C에서는 비정질상만이 존재하였고 400°C에서는 결정상과 비정질상이 공존하고 있었다. 두상은 SiO<sub>2</sub> 위에 함께 증착되었으나 초기 성장에서는 비정질상이 주로 성장되었으며 박막의 두께가 증가함에 따라 대부분 결정상들이 증착되었다. 500°C에서는 SiO<sub>2</sub> 층에서 10nm 정도의 두께에서 비정질층이 관찰되었다. 600°C 이상에서는 결정상으로만 증착되었다. 증착된 다결정상은 주상성상을 하였다. 증착된 박막의 조성은 증착온도에 관계없이 균일하였으며, Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> 계면은 다결정상이나 비정질상에 관계없이 평坦하였다.

**Abstract** The changes of crystallinity and microstructure and the Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> interfaces of Si<sub>1-x</sub>Ge<sub>x</sub> alloys deposited on amorphous SiO<sub>2</sub> were studied as a function of deposition temperature. The crystallinity, microstructure, and compositional uniformity of Si<sub>1-x</sub>Ge<sub>x</sub> alloys deposited on the SiO<sub>2</sub> at different temperature were investigated by X-ray diffraction and transmission electron microscopy. And Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> interface were investigated by high-resolution transmission electron microscopy. The Si<sub>0.7</sub>Ge<sub>0.3</sub> films were deposited on amorphous SiO<sub>2</sub> at 300°C, 400°C, 500°C, 600°C, and 700°C by Si-MBE. In the film deposited at 300°C, only amorphous phase were observed. In the film deposited at 400°C, both amorphous and polycrystalline films were observed. Both phases were deposited simultaneously, but, at initial film growth, amorphous phase prevailed over polycrystalline phase. As the film thickness increased, the fraction of polycrystalline phase increased. At 500°C, thin amorphous layer was observed at 10nm from SiO<sub>2</sub> surface. In the films deposited at higher than 600°C, only crystalline phase were observed. Polycrystalline films had columnar structure. Compositional uniformity for deposited films were good regardless of deposition temperature. The interfaces of Si<sub>1-x</sub>Ge<sub>x</sub>/SiO<sub>2</sub> were flat, whatever polycrystal or amorphous was deposited on SiO<sub>2</sub>.

### 1. 서 론

초미세 집적회로의 제조를 위해서는 소자의

규모를 감소시켜야 한다. 따라서 현재 사용중인 실리콘 공정들을 대체하기 위한 새로운 방법들이 연구되고 있다. 그 중 MOS(metal oxide

semiconductor) 소자의 게이트 전극으로 현재 많이 사용되는 물질인 다결정 실리콘, 특히  $\text{N}^+$  도핑된 다결정 실리콘은 연속적인 고온 처리에서도 견딜 수 있는 능력이 있고, 화학적으로 안정성을 가지고 있으며,  $\text{SiO}_2$ 와는 평坦한 계면을 이루고 있어 게이트 산화막에 의한 MOS 소자의 특성 변화가 생기지 않는 장점이 있으나 문턱 전압을 결정하는 임향수의 적정값을 만들 경우 저항이 높아 회로 작동을 방해하는 RC 지연이 생긴다. 또한 적절한 임향수를 만들기 위하여 채널에 반대로 도핑을 해야 하므로 buried 채널 MOS가 된다. 이 경우 punch through와 같은 문제가 있어 surface 채널 MOS 소자보다 MOS 소자의 규모를 줄이는 데 상당한 어려움이 있다<sup>1)</sup>.

게이트 전극으로 사용중인 다결정 실리콘을 다른 물질로 대체하여 surface 채널 MOS 소자를 만들기 위한 연구가 1980년대 중반부터 여러 방법으로 수행되어 왔다. 실리사이드(silicide)를 게이트로 사용하는 연구가 많이 이루어져 있는데<sup>2)</sup>, 실리사이드는 가장 낮은 저항을 가지나 첨가물의 내부 확산으로 문턱전압이 불안정하게 되며 제작 과정이 보다 복잡해지는 문제점을 가지고 있다. 또한 초비세 CMOS 제작을 위해 대칭적으로  $\text{N}^+/\text{P}^+$ -doped polycide 게이트를 사용하는 기술<sup>3)</sup>과 텅스텐과 같은 내화성 금속을 바로 게이트 전극으로 사용하는 방법<sup>4)</sup>도 연구되고 있으나 현재 사용되는 제작 과정과 상반되어 제조 방법을 확립하는데 어려움이 있다.

최근에는 위와 같은 문제점을 극복하기 위해 게이트 전극의 대체 물질로 다결정  $\text{Si}_{1-x}\text{Ge}_x$  합금에 대한 관심이 증가하고 있다. Si-Ge화합물을 에피타실(epitaxial)  $\text{Si}_{1-x}\text{Ge}_x$  합금이 이종 바이폴라(bipolar) 접합 소자에서 베이스(base)로 사용되면서  $\text{Si}_{1-x}\text{Ge}_x$  합금에 대한 연구는 많이 이루어져 있다<sup>5)</sup>. 특히  $\text{Si}_{1-x}\text{Ge}_x$  합금은 박막에 학유된 Ge양의 양에 따라 애너지 금지대 크기가 변화한다<sup>6), 7)</sup>. 이러한 특성으로 다결정  $\text{Si}_{1-x}\text{Ge}_x$ 은 임향수를 합금에 학유된 Ge에 따라 변화시킬 수 있어 surface 채널 CMOS 제조의 새로운 게이트 전극 물질로

가능성을 주목받고 있다.

위와 같은 전기적 특성을 가진  $\text{Si}_{1-x}\text{Ge}_x$  합금이 게이트 전극으로 사용되려면 다결정상을 형성하였을 경우 다결정 실리콘과 같이 게이트 산화막으로 사용하는  $\text{SiO}_2$  위에서 열 및 화학적으로 안정하여야 하며, 일정한 조성을 갖는 다결정  $\text{Si}_{1-x}\text{Ge}_x$ 상을 형성하여야 하고,  $\text{Si}_{1-x}\text{Ge}_x$  합금과  $\text{SiO}_2$ 의 계면이 평탄하여야 한다.

본 연구에서는 열적으로 형성된  $\text{SiO}_2$  위에 온도 변화에 따라 증착된  $\text{Si}_{1-x}\text{Ge}_x$ 의 상안정성(phase stability) 및 결정성의 변화를 X선 회절법과 투과전자현미경(TEM)으로 관찰하였고, 다결정  $\text{Si}_{1-x}\text{Ge}_x$  합금과  $\text{SiO}_2$ 의 계면을 고분해능 투과전자현미경으로 관찰 분석하여  $\text{Si}_{1-x}\text{Ge}_x$  합금의 물성적 특성과 완전한 다결정성이 증착되는 조건을 도출하였다.

## 2. 실험방법

### 2.1 $\text{Si}_{1-x}\text{Ge}_x$ 박막 증착

5인치(100) 실리콘 기판을 열적 산화 시켜 비정질층인  $\text{SiO}_2$ 층을 90nm 형성시킨 후 SiGe 박막을 증착시켰다.  $\text{Si}_{1-x}\text{Ge}_x$  박막의 증착은 Si-MBE(RIBER사)를 이용하였다. 사용된 Si-MBE의 증착 방식은 Si의 용점이 1414°C로 높기 때문에 보통의 MBE에 쓰이는 effusion cell을 사용하지 않고 실리콘 타깃을 전자빔으로 용융체(solid solution) 상태로 증발시켜 분자선이 기판에 증착된다. Ge은 역시 Si과 같이 전자빔으로 증발된 분자선이 증착된다.

증착 시 전자 성장 속도는 1Å/sec로 놓고 Si과 Ge의 성장속도비는 증착된 박막의 Si과 Ge에 함유된 몰분율비와 같도록 보정되어 있다. SiGe의 증착조건은 Ge 몰분율을 0.3으로 놓고 증착온도를 300°C, 400°C, 500°C, 600°C, 700°C로 변화시켰다. 증착 두께는 2000초 동안 증착시켜 2000Å이 되도록 하였다.

### 2.2 분석 및 측정 방법

증착된 시편의 결정성을 X선 회절(Philips)을 사용하여 분석하였다. X선 회절로 분석한 결정성을 보다 정확히 확인하고 미세구조를

보기 위하여 투과전자현미경(TEM) 평면 시편을 제작하여 관찰하였다. 평면 시편은 3mm × 3mm로 잘라 HF : H<sub>2</sub>O(1 : 1) 용액에 넣어 SiO<sub>2</sub>를 녹여서 떠오르는 박막을 mesh grid를 사용하여 건지는 lift-off 방법을 사용하였다. SiGe/SiO<sub>2</sub> 계면 그리고 성장하는 박막의 상태를 단면 TEM 시편을 제작하여 관찰하였다. 단면 TEM 시편 제작은 먼저 diamond pen으로 실리콘 기판에서 박막이 증착되지 않은 뒷부분을 긋어서 가로 1mm 세로 3mm가 되는 직사각형 모양의 조각 2개를 만들어 조각들을 초음파 세척기로 세척한 후 epoxy로 박막 부분이 마주 보도록 붙였다. 접착시킨 시편을 적당한 하중으로 눌러 주면서 상온에서 하루 동안 굳힌 뒤 기계적 연마로 수십  $\mu\text{m}$  정도 되도록 한 후 slot grid를 붙인 후 이온 연마를 하였다. 사용한 이온 연마기는 Gatan사의 Duo mill 600 model이다. 이온 연마시 이온빔 전압은 6kV, 이온빔 전류는 0.3mA에서 이온빔의 각도를 20°로 하여 연마하였다. 이온빔에 의한 시편의 열화를 방지하기 위하여 액체 질소로 시편을 냉각시키며 행하였다. 어느정도 시편이 얇아지면 이온빔 전류를 0.2mA, 이온빔의 각도를 10°로 하여 마무리 하였다.

TEM 관찰은 JEM 2000EX로 하였으며 점분해능은 0.21nm이고 가속전압은 200KeV이었다.

### 3. 결과 및 고찰

SiO<sub>2</sub>층이 존재하는 기판을 사용하여 300°C에서 SiGe을 증착하였을 때 박막의 표면은 기판 전체 면적에 걸쳐 은빛 색깔을 띠고 있었다. 기판 온도를 400°C, 500°C, 600°C, 700°C로 변화시키며 증착한 박막들은 모두 녹색을 띠고 있었다. Fig. 1은 증착온도 변화에 따른 X선 회절 결과이다. 2θ 값을 20°~60°까지 그렸는데 이는 다결정 Si이나 Ge 경우 나타나는 피크들 즉 상대적 강도가 강한 (111), (220), (311) 면에 의한 피크들이 이 범위 안에서 나타나므로 증착되는 박막도 이 범위에서 관찰하였다. 300°C에서 증착시킨 박막의 X선 회절 패턴을 보면 아주 강한 피크가 하

나 존재하고 다른 피크들은 존재하고 있지 않았다. 나타난 피크는 막막에 의한 피크가 아닌 Si(100) 기판에 의해 나타나는 (200) 피크였다. 다이아몬드 입방 구조에서는 (200) 면에 의한 피크가 나올 수 없으나 기판이 (100)으로 되어 있기 때문에 2중 회절에 의해 나타나는 것으로 보인다. 300°C에서 증착된 박막은 결정상 보다는 비정질상으로 존재하는 것으로 볼 수 있다. 400°C 이상의 시편에서 인은 X선 회절 패턴은 기판의 (200) 피크 외에 다른 피크들이 존재하고 있었다. 이 피크들의 2θ값에서 그 피크에 해당하는 면간 거리를 계산하여 보면 Si과 Ge의 가장 큰 강




Fig. 1. X-ray diffraction pattern of the Si<sub>0.7</sub>Ge<sub>0.3</sub> films at different deposition temperature.

도를 가진 (111), (220), (311) 면의 면간거리를 사이에 존재함을 알 수 있었다. Si과 Ge의 (111) 면의 면간거리는 각각 3.135, 3.266인데 관찰된 시편의 그 근처에 존재하는 피크의 면간거리는 3.167, 3.183, 3.177로 Si과 Ge의 (111) 면의 면간 거리의 중간에 위치하고 있었다. 또한 각 시편의 다른 두 피크들도 Si과 Ge의 (220) 면의 면간거리 사이와 (311) 면의 면간거리 사이에 존재하고 있었다. 이 결과로 보아 결정상으로 증착된 박막은 다이아몬드 구조를 가지고 각 피크들은 (111), (220), (311) 면에 의한 것으로 보인다. 위의 X선 회절 결과로 보아 400°C에서도 결정상들로 이루어진 박막이 존재한다고 볼 수 있다.

또한 앞의 X선 회절 패턴에서 보면 증착된 박막이 400°C와 500°C에서 (220) 면의 피크가 가장 강한 상대적 강도를 띠고 있다가 중

착온도가 증가함에 따라 (111)면의 피크가 증가하여 700°C에서는 (111)면의 피크가 (220)면에 의한 피크 보다 강한 상대적 강도를 가지고 있었다. 이는 저온 증착된 박막은 상당한 <110> 방향의 우선 방위를 가지고 있다가 증착 온도가 증가함에 따라 <110> 방향의 우선방위 성장과 무작위 성장이 같이 일어남을 알 수 있다( fig. 2).  $\text{SiO}_2$  위에 증착된 다결정 실리콘에서도 기판 온도가 증착




Fig. 2. Variation of ratio  $I(111)/I(220)$  of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films at different deposition temperature.

된 박막의 우선 방위에 영향을 미친다<sup>10</sup>. 증착방법에 따라 약간의 차이는 있지만 기판 온도가 600-800°C에서는 <110> 우선 방위성장이 상당히 강하고 기판 온도가 900°C 이상에서 <110> 우선 방위 성장과 무작위 성장이 혼재한다고 보고 되어 있다. 본 실험에서는 이러한 성장 방위 변화가 실리콘 보다 낮은 온도에서 일어나고 있고 <110> 우선 방위 성장 온도 영역도 좁음을 알 수 있었다.

보다 정확한 결정성 및 미세구조를 알아보기 위하여 평면 TEM을 관찰해 보았다. 300°C, Ge 농도 0.3으로 증착한 박막의 평면 TEM 상인 fig. 3(a)를 보면 약간 검은 색깔을 띠 부분과 흰색 부분이 존재하고 있는데 흰색 부분이 결정상으로 보였으나 fig. 3(b)의 회절상을 얻은 결과 같은 흰띠만 존재하는 전형적인 비정질 회절상이었다. 검은색 부분과 흰색 부분 모두 비정질상이었다. 이는 위의 X선 회절자료와 일치하고 있다.

Fig. 4는 증착 온도가 400°C, 500°C, 600°C, 700°C에서의 회절상들이다. 회절상은 일반적으로 여러 결정들에 의해 형성된 ring이 가지지 않게 뭉쳐 있는지에 따라 결정성이 존재하는지 여부를 알 수 있으며 결정성도 판단할 수 있다. 또한 맑게 나타나는 점들의 존재로부터 결정성 및 상대적인 결정의 크기와 분포를 알 수 있다. 각 증착온도에 따른 회절상들은 각 ring 패턴을 이루고 있었으며 밝은 점들도 존재하였다. 이는 증착된 박막들이 다 결정이며 결정성이 좋음을 알 수 있다. 회절




Fig. 3. Planar TEM photographs of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films deposited on the  $\text{SiO}_2$  at 300°C (a) image, (b) diffraction pattern.

상 분석 결과 400°C 이상의 증착 온도에서 비정질보다 결정상들로 이루어져 있었다. 각 ring에 나타나는 점들은 증착온도가 증가함수록 많고 많이 존재하였는데 이것으로 보아 결정립의 크기와 결정성이 증착온도에 따라 커지고 좋아진다는 것을 알 수 있다. 각 회절상

들로 부터 원점에서 가장 가까운 세 ring의 거리비를 계산한 결과 다이아몬드 구조를 갖는 물질의 (111), (220)와 (311)에 의해 생긴 ring이었다. 하나의 면들로부터 이루어진 ring이 갈라져 있으면 Si, Ge 혹은 다른 조성들의 SiGe 합금으로 박막이 이루어져 있다고 볼 수 있는데 각 회절상에서 한 면에 의해서 나온 ring은 서로 분리되어 있지 않았다. 이

는 박막이 미세적으로도 한가지 조성으로 증착된 것을 보여주는 것이다. 앞의 X선 회절 결과와 TEM 결과로 부터 증착된 박막이 전체적으로나 미세적으로나 Si과 Ge의 증착되어 있지 않고 한가지 조성의 SiGe으로 이루어져 있다는 것을 알 수 있었다.

Fig. 5는 400°C에서 증착된 박막의 명시




Fig. 4. Diffraction pattern of the  $\text{Si}_{1-x}\text{Ge}_x$  films deposited on the  $\text{SiO}_2$  at different temperature (a) 400°C, (b) 500°C, (c) 600°C, (d) 700°C.

야상 및 암시야상인데 X선 회절패턴과 회절상에서 알 수 없었던 결정상과 비정질상이 같이 존재함을 볼 수 있었다. 보통 밝은 부분에서 어두운 부분까지 명암차가 나타나는데 이런 명암차는 결정들의 반향이 서로 다르거나 결정성 및 조성이 다르기 때문에 생긴다. Fig. 5(a)는 평면 TEM 명시야상으로 명암이 흰 부분, 검은 부분과 회색 부분이 존재하고 있는데 이 회색 부분은 비정질상의 형태를 가지고 있다. Fig. 5(b)는 암시야상인데 명시야상은 투과빔에 의해 결정들의 정보를 얻어내는 것이고, 암시야상은 결정에서 나온 회절빔으로 결정들의 정보를 얻어내는 것이다. 여기에서는 흰 부분과 검은 부분의 명암이 서로 바뀌었으나 회색부분의 명암과 형태가 앞 명시야상과 같은 것으로 보아 이 부분은 비정질

상임을 알 수 있었다. Fig. 6(a)는  $400^\circ\text{C}$ 에서 증착시킨 박막의 단면 TEM상이다. 비정질상들이 박막에 전반적으로 증착되면서 증착 중의 열처리 효과로 결정상이  $\text{SiO}_2$  층에서부터 성장하지 않고 비정질이 island방식으로 증착되고 증착된 비정질 사이에 결정상이 주상 성장하는 모습을 보여 주고 있다. 다결정 실리콘은 화학증착법으로 증착시 비정질상에서 다결정상 전이온도가  $600^\circ\text{C}$ 이며 그보다 낮은 온도인  $580^\circ\text{C}$  근처에서도  $\text{Si}/\text{SiO}_2$  계면 근처에서 다결정상이 등축 방위 성장 형태로 성장된 모습을 볼 수 있다<sup>9,10)</sup>. 이러한 결정립들은 바로 증착된 것이 아니고 증착 중 열처리 효과로 생성된 것이었다. 본 실험의 결과에서는 형성된 결정상이 주상 성장하는 것으로 보아 결정상이 바로 증착되고 있었으며 비정질상과 동시에 증착되고 있었다. Fig. 6(b)의 고분해능 사진을 보면 주상 성장을 하는 결정상이  $\text{SiO}_2$  층위에서 바로 핵생성되어 성장된 모습을 보여 주고 있었다. 위의 저배율 TEM 사진에서는 증착 초기에 비정질상만이 증착되고 비정질 island 사이에 얇은 비정질층이 형성되어 그 층위에서 결정상이 핵생성되어 성장해 나가는 것으로 보이고 있으나 고분해능 사진에서는 증착초기에 비정질상과 함께 결정상 핵도 생성되어 있다.

Fig. 7은  $500^\circ\text{C}$ ,  $600^\circ\text{C}$  그리고  $700^\circ\text{C}$ 에서 증착된 박막의 평면 TEM 명시야상이다. 결정립 모양은  $500^\circ\text{C}$ 인 경우 둥근 형태가 많이 존재하였고 증착온도가  $600^\circ\text{C}$  이상에서는 둥근 형태보다 벽계면을 형성한 각 형태가 많았다. 결정립 크기는 증착온도가  $500^\circ\text{C}$ 에서  $600^\circ\text{C}$ 로 증가하면서 커졌으나  $700^\circ\text{C}$ 에서는  $600^\circ\text{C}$ 와 비교해 큰 변화가 없었다.  $700^\circ\text{C}$ 에서 결정립 크기는 약  $100\text{nm}$  정도였다. 각 결정립들 안에 명암이 다른 직선들이 존재하였는데 이러한 선들은 쌍정이나 적층결합들에 의해 나타나는 것으로 이 시편들에는 상당한 쌍정과 적층결합들이 존재하고 있었다.




Fig. 5. Planar TEM photographs of the  $\text{Si}_{1-x}\text{Ge}_{x}$  films deposited on the  $\text{SiO}_2$  at  $400^\circ\text{C}$  (a) bright field image, (b) dark field image.



**a****b**

Fig. 6. Cross-section TEM photographs of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films deposited on the  $\text{SiO}_2$  at 400°C (a) low magnification image, (b) high resolution image.




Fig. 7. Planar TEM bright field image of the  $\text{Si}_{1-x}\text{Ge}_x$  films deposited on the  $\text{SiO}_2$  at different temperature (a) 500°C, (b) 600°C (c) 700°C.

Fig. 8은 500°C에서 증착된 박막의 단면 TEM상이다. X선 회절과 평면 TEM 분석 결과 500°C에서는 박막이 균일한 조성을 가진

다결정상으로만 증착되는 것으로 생각되었으나 fig. 8(a)에서 보면  $\text{SiO}_2$  층에서부터 박막의 두께가 10nm정도에 이르는 곳에서 다른 얇은 층이 존재하고 있다. 그 층을 사이에 두고 윗 층은 주상성장을 하고 있었으며 아래층은 원형모양의 단면모습을 가지고 있다. Fig. 8(b)의 고분해능 사진을 보면  $\text{SiO}_2$  층에서부터 격자 줄무늬가 시작되어 얇은 층에서 끊겼다가 2-3nm 지난 후 다시 격자 줄무늬가 시작되었다. 얇은 층에서는 원자들이 불규칙하게 배열되어 있는 비정질상임을 보여준다. 박막이 500°C에서 증착된 경우 박막은 처음에 비정질상이 island형식으로 10nm 정도의 층이 증착되고 그 위에 다결정상들이 주상성장을 하였다. 500°C는 400°C에서와는 다르게 비정질 실리콘에서 다결정 실리콘으로 상전이가 어느 정도 가능한 온도이고<sup>11)</sup> Ge첨가로 상전이의 활성화 에너지도 낮출 수 있으므로<sup>12)</sup> SiGe 합금은 Si 보다 쉽게 상전이가 일어날 수 있다. 따라서 증착 중 열처리 효과로  $\text{SiO}_2$  층위에서 비정질상이 다결정상으로 상전이가 일어난 것으로 보이며 단면 모양도 상전이로 생겨난 결정립 모양과 같은 원형모양을 하고 있었다. 증착 후 존재하는 비정질층은 주상성 정화 결정상과 상전이한 결정상의 경계면에 존재하고 있었다.

600°C와 700°C에서 증착된 박막은  $\text{SiO}_2$  층 바로 위에서부터 다결정상으로 주상성장하고 있었다(fig. 9).  $\text{SiO}_2$  층의 두께는 90nm였으며  $\text{SiO}_2$ 와 SiGe 박막은 평탄한 계면을 가지고 있었으며 박막의 두께와  $\text{SiO}_2$  층의 두께의 변화가 없는 것으로 보아 상호 반응하지 않고 SiGe이  $\text{SiO}_2$  층 위에 안정하게 존재하고 있었다. 평균적인 박막 두께는 모두 210nm 정도로 증착할 때의 계산치인 200nm에 비해 5% 정도 더 두꺼웠다. 박막의 표면을 보면 각 온도마다 정도의 차이는 있으나 모두 굴곡을 가지고 있었다. 언덕까지의 박막 두께와 골짜기까지의 박막 두께를 측정하여 그 차를 보면 500°C에서는 10nm, 600°C에서는 13nm이고 700°C에서는 그 차가 35nm 정도였고 특히 그 차가 심한 지역은 60nm정도였다. 표면의 굴곡이 증착온도가 증가할수록 그 진폭이 점점 더 커졌다. Grider 등은<sup>13)</sup> Si 위에서 증착온도에 따라 다결정  $\text{Si}_{0.7}\text{Ge}_{0.3}$ 의 표면이 저온




Fig. 8. Cross-section TEM photographs of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films deposited on the  $\text{SiO}_2$  at  $500^\circ\text{C}$  (a) low magnification image, (b) high resolution image.

에서는 평탄하고 증착온도가 증가하면서 거친 표면이 된다고 보고하였다. 이는 저온에서는 표면 확산이 적기 때문에 이차원적인 성장을 하고 고온에서는 3차원적인 island 성장을 하기 때문이다. 본 실험에서도 증착온도가 증가

하면서 표면의 굴곡의 진폭이 증가하였다. 굴곡의 폭은 주상 상장한 결정립의 크기인데 증착온도가 증가할수록 25nm, 100nm 그리고 150nm으로 증가함을 알 수 있었다. 박막을




Fig. 9. Cross-section TEM image of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films deposited on the  $\text{SiO}_2$  at different temperature (a) 500°C, (b) 600°C

보면 가는 선들이 기판에서 표면까지 혹은 박막 중간에서부터 기판 표면까지 전파되어져 있는데 이 가는 선은 쌍정, 적층결합 그리고 전위들에 의해 나타난 것으로 사료된다.

Fig. 10은 600°C에서 증착한 박막의  $\text{SiO}_2$ 와 SiGe 계면의 고분해능 사진이다. 규칙적인 선

으로 보이는 격자선이 없이 밝은 바탕에 불규칙한 점들이 분포되어 있는 지역은  $\text{SiO}_2$ 이고 격자선이 보이는 지역이 SiGe 박막이 존재하는 층이다.  $\text{SiO}_2$ 계면에서부터 한 줄의 격자선을 수직적으로 따라가 보면 중간에서 끊기지 않고 사진의 끝까지 연속적으로 이어졌다.

이것으로 보아 600°C에서는 완전히 결정상만 증착됨을 알 수 있다.




Fig. 10. High resolution TEM image of the  $\text{Si}_{0.7}\text{Ge}_{0.3}$  films deposited on the  $\text{SiO}_2$  at 600°C

#### 4. 결 론

$\text{Si}_{1-x}\text{Ge}_x$  합금이 게이트 전극으로 사용되려면 비정질층인  $\text{SiO}_2$ 에서 안정한 결정상을 가지고  $\text{SiO}_2$ 와의 계면 역시 안정해야 한다. 본 연구에서는 Si-MBE로 Ge의 몰분율이 0.3인  $\text{Si}_{0.7}\text{Ge}_{0.3}$ 을  $\text{SiO}_2$ 위에 증착온도별로 상과 결정성을 조사해 보았다. X선 회절의 분석 결과 증착 온도가 300°C인 경우 증착된 SiGe은 비정질상이였고 400°C 이상에서는 결정상으로 형성되는 것으로 보였으나 TEM 분석 결과 비정질상과 결정질이 같이 존재하였다. 두 상은 증착 초기에 같이 형성이 되며 증착 초기에는 비정질상이 대부분이었으나 증착이 진행됨에 따라 대부분 결정상들이 증착되었다. 500°C에서도 고분해능 TEM 관찰 결과 얇은 비정질층이 존재하고 있었다. 600°C 이상에서 증착된 박막이 모두 다결정상으로 존재하였다. 증착된 박막들은 규칙한 조성을 갖는

SiGe박막이었으며  $\text{SiO}_2$ 와의 계면 역시 평탄하였다.

#### 감사의 글

본 연구는 한국전자통신 연구소의 연구비 지원에 의하여 수행되었으며 이에 감사드립니다.

#### 참 고 문 헌

1. G. J. Hu and R. H. Bruce, IEEE Trnas. Electron Devices, **ED-32**, 584(1985)
2. C. Y. Ting, IEDM Tech. Dig., 110(1984)
3. S. J. Hillenius, R. Liu, G. E. Georgiou and R. L. Field, IEDM Tech. Dig., 252(1986)
4. M. Wong and K. C. Sarawwat, Symp. VLSI Tech. Dig., (1989)
5. C. A. King, J. L. Hoyt and J. F. Gibbons, IEEE Trnas. Electron Devices, **ED-36**, 2093(1989)

6. R. Baunstein, A. R. Moore and F. Horman, Phys. Rev., **109**, 695(1958)
7. T. I. Kamins, J. Electrochem. Soc., **127**, 686(1986)
8. T. I. Kamins, and K. C. Sarausat, J. Electrochem. Soc., **125**, 927(1978)
9. F. S. Becker, H. Oppolzer and H. Schaber, J. Appl. Phys., **56**, 1233(1984)
10. E. Kinsborn, M. Sternhein and R. Knoell, Appl. Phys. Lett., **42**, 835(1983)
11. A. Brokman, R. Gat and Y. Alpern, Appl. Phys. Lett., **49**, 382(1986)
12. M. Määnpää and S. S. Lau, Thin Solid Films, **82**, 343 (1981)
13. D. T. Grider, M. C. Ozturk and J. J. Wortman, Proc. SPIE Symp. on Rapid Thermal and Related Processing Techniques, **1393**, 260(1990)