

SPICE Parameter Extraction for the IGBT

金 翰 秀* · 曹 永 虎** · 金 成 東* · 崔 然 益*** · 韓 民 九§
(Han-Soo Kim · Young-Ho Cho · Seong-Dong Kim · Yearn-Ik Choi · Min-Koo Han)

Abstract – The static and dynamic model of IGBT for the SPICE simulation has been successfully developed. The various circuit model parameters are extracted from the I-V and C-V characteristics of IGBT and implemented into our model. The static model of IGBT consists of the MOSFET, bipolar transistor and series resistance. The parameters to be extracted are the threshold voltage of MOSFET, current gain β of bipolar transistor, and the series resistance. They can be extracted from the measured I-V characteristics curve. The C-V characteristics between the terminals are very important parameters to determine the turn-on and turn-off waveform. Especially, voltage dependent capacitance are polynomially approximated to obtain the exact turn-on and turn-off waveforms. The SPICE simulation results employing new model agree well with the experimental values.

Key Words : IGBT, SPICE Model, Parameter Extraction.

1. 서 론

고전압 대전류를 빠른 속도로 스위칭하기 위하여 전력용 소자들이 사용되고 있으며, 최근 들어서는 싸이리스터 뿐만 아니라 제어하기 간편한 MOSFET, IGBT들이 널리 사용되고 있다. 이러한 소자들을 이용해서 전력전자회로를 구현하는 것은 매우 복잡하고 어렵다. 따라서 우선 구현할 회로를 수치적으로 모사하는 것이 복잡한 전력전자 회로의 전기적 특성을 알아내기 위한 간단하고 편리한 방법이다. 스위칭 특성을 파악하기 위해서는 전력용 소자의 정특성 및 동특성 모델 모두가 필요하다. MOSFET, BJT 및 다이오드에 대한 소자의 모델 파라미터들을 얻어내는 연구는 많이 수행 되었으나[1,2,3], IGBT에 대한 모델링 및 파라미터 추출에 대한 연구는 아직 활

발치 못한 실정이다.

IGBT는 최근에 개발되어 많은 응용분야에서 점차 그 용도가 확대되고 있으며 특히 중간정도의 전력을 제어하기 위한 소자로서 중요하다. IGBT는 절연된 게이트에 의해서 스위칭을 제어하므로 소자를 구동하기가 편리하며 또한 반도체 소자의 반송자를 high level injection함으로써 높은 전류 밀도를 얻어낼 수 있다. 따라서 전력용 반도체 소자의 중요한 특성 인자들 중의 하나인 순방향 전압 강하가 낮아진다. 이 현상은 on 저항을 작게 하여서 전력의 손실을 적게한다.

대부분의 IGBT의 파라미터 추출에 관하여 보고된 논문들은 소자의 구조나 불순물 농도의 분포를 알아내서 소자의 파라미터를 추출하고 있다.[4] 널리 사용되고 있는 회로 시뮬레이터인 SPICE에도 최근 IGBT모델이 입력되어 있긴 하나 소자에 대한 구체적이고 정확한 정보없이 모델 파라미터를 알아내기가 힘들다. 본 논문에서는 소자의 구조에 대한 정보없이, 단지 소자의 데이터 쉬트나 각 단자특성 즉, I-V 또는 C-V 특성곡선을 이용하여 정특성 및 동특성 파라미터를 추출하는 방법을 제안하였다.

*正會員：서울大 大學院 電氣工學科 博士課程

**正會員：大宇電子部品 하이브리드 IC팀 研究員

***正會員：亞洲大 工大 電子工學科 教授·工博

†正會員：서울大 工大 電氣工學科 教授·工博

接受日字：1993年 11月 27日

1次修正：1993年 3月 5日




그림 1 IGBT의 단면도와 등가회로

Fig. 1 Cross-section and the equivalent circuit of IGBT

2. 정특성 모델

IGBT의 단면도와 정특성 모델을 위한 등가회로를 그림 1에 나타내었다. 소자 구조는 하부의 p^+ 를 제외하고는 VDMOSFET의 구조와 유사하며, MOSFET의 입력특성과 bipolar의 출력특성을 가지고 있다.[5] 따라서 입력 임피던스가 매우 높고 n 형 에피층의 농도가 낮지만 high level injection으로 전류의 밀도가 VDMOSFET에 비하여 높아진다. 이 소자에 대한 등가회로는 MOSFET, bipolar transistor, 기생하는 저항으로 구성되어 있다. IGBT를 구성하고 있는 소자들의 전기적 파라미터들을 얻기 위하여 동작영역을 나누어 각 영역에서 동작특성을 수식화 한다.

우 높고 n 형 에피층의 농도가 낮지만 high level injection으로 전류의 밀도가 VDMOSFET에 비하여 높아진다. 이 소자에 대한 등가회로는 MOSFET, bipolar transistor, 기생하는 저항으로 구성되어 있다. IGBT를 구성하고 있는 소자들의 전기적 파라미터들을 얻기 위하여 동작영역을 나누어 각 영역에서 동작특성을 수식화 한다.

2.1 MOSFET 및 저항 파라미터 추출

IGBT소자의 정특성에 있어서 소자 전류가 포함되는 현상은 MOSFET 특성에 의하여 제어된다. 따라서 IGBT의 active 영역으로부터 MOSFET의 파라미터를 추출할 수 있다. Active 영역에서 I-V특성을 수식적으로 표현하면 다음과 같다.

$$I_T = I_{MOS} + I_{BJT} \quad (1)$$

$$I_{BJT} = \beta I_{MOS} \quad (2)$$

$$I_{MOS} = \frac{K_p}{2} (V_{ge} - V_{th} - I_{MOS} R_s)^2 \quad (3)$$

$$\text{여기서 } K_p = \mu_n C_{ox} \frac{W}{L}$$

$$I_T = K (V_{ge} - V_{th} - \frac{I_T}{(1+\beta)} R_s)^2 \quad (4)$$

$$\text{여기서 } K = \frac{K_p(1+\beta)}{2}$$

식 (3)은 에미터의 직렬저항을 고려한 MOSFET의 I-V관계식을 나타내고 있으며 식 (4)는 MOSFET의 I-V특성과 bipolar transistor의 전류간의 관계를 결합하여 나타낸 수식이다.




그림 2 IGBT의 I-V 특성곡선의 파라미터 추출점

Fig. 2 Parameter extraction points on the I-V characteristics of IGBT

IGBT의 transconductance K 는 MOSFET의 transconductance K_p 와 BJT의 전류이득 β 와 결합되어 있어 수식상에서 본질적으로 이 파라미터를 분리하여 독립적으로 얻어내는 것이 불가능하다. 따라서 K_p 와 β 를 결합하는 하나의 파라미터 K 를 정하고 β 를 가정한 후에 궁극적으로 나머지 K_p 와 R_s 를 구하는 순서를 택한다. 수식들에서 미지의 파라미터는 K , 문턱전압 V_{th} , 에미터 직렬저항 R_s 이다.

이 세개의 미지수를 얻기위해서는 세개의 방정식이 필요하다. 그림 2에 나타낸 바와 같이 IGBT소자의 I-V특성곡선의 active 영역의 세 점 즉 (I_{T1}, V_{GE1}) , (I_{T2}, V_{GE2}) , (I_{T3}, V_{GE3}) 을 식 (4)에 넣어서 풀면 식 (5), (6), (7)과 같이 미지의 K , V_{th} , R_s 값들을 얻을 수 있다.

$$V_{th} = \frac{V_{GE1}(bI_{T2}-aI_{T3})+V_{GE2}(I_{T3}-bI_{T1})}{I_{T1}(a-b)+I_{T2}(b-1)I_{T3}(1-a)} + \frac{V_{GE3}(aI_{T1}-I_{T2})}{I_{T1}(a-b)+I_{T2}(b-1)I_{T3}(1-a)} \quad (5)$$

$$R_s = \frac{[V_{GE1}(b-a)+V_{GE2}(b-1)+V_{GE3}(1-a)](1+\beta)}{I_{T1}(a-b)+I_{T2}(b-1)+I_{T3}(1-a)} \quad (6)$$




그림 3 IGBT의 정류기 영역의 I-V 특성($0 < V_{ce} < 0.7V$)

Fig. 3 I-V characteristics in the rectifier region of IGBT($0 < V_{ce} < 0.7V$)

표 1 IGBT(IRGBC40U)의 추출된 정특성 파라미터

Table 1 The extracted static parameters of IGBT(IRGBC40U)

	파라미터	추출된 값
MOSFET	V_{th}	5.11V
	K_p	5.945A/V ²
BJT	β	1
	I_s	1.4×10^{-6} A
	η	2.02
직렬저항	R_s	0.036Ω

$$K = \frac{I_{T1}}{\left[V_{GE1} - V_{th} - I_{T1} \frac{R_s}{(1+\beta)} \right]^2} \quad (7)$$

$$\text{여기서 } a = \sqrt{\frac{I_{T2}}{I_{T1}}}, b = \sqrt{\frac{I_{T3}}{I_{T1}}}$$

2.2 BJT 파라미터 추출

IGBT는 0.7~0.8V의 cut-in 전압이 존재하고 1V이하의 콜렉터 전압에서는 그림 1에서 나타낸 바닥면의 p⁺영역과 n-epi로 구성되는 다이오우드 특성이 지배적이다. 이 영역에서의 I-V특성으로부터 BJT의 파라미터를 추출할 수 있다. I-V 특성을 수식적으로 표현하면 다음과 같다.

$$I_T = I_s \left(\exp\left(\frac{V_{ce}}{\eta V_T}\right) - 1 \right) \quad (8)$$

$$\frac{V_{ce}}{\eta V_T} \gg 1 \text{ 에서는 } \ln I_s = \ln I_T + \frac{V_{ce}}{\eta V_T} \quad (9)$$




그림 4 수치해석과 측정된 I-V 특성

Fig. 4 Simulated and measured I-V characteristics

I_s , η , V_T 는 각각 포화전류, ideality factor, kT/q 를 나타낸다.

그림 3에 I_T 와 V_{ce} 의 관계를 나타냈으며 여기서 I_T 와 V_{ce} 는 각각 콜렉터 전류와 전압을 나타내고 있다. 두 점 (I_{T1}, V_{CE1}) 과 (I_{T2}, V_{CE2}) 를 식(9)에 대입하면 I_s 와 η 를 구할 수 있다.

2.3 제안된 정특성 모델의 검증

제안된 파라미터 추출 방법은 측정된 결과와 SPICE 시뮬레이터에 의한 결과들을 비교함으로써 검증되었다. 모델명 IRGBC40U[6]의 IGBT의 측정된 I-V 특성곡선에서 추출된 파라미터들을 표 1에 정리하였다.

추출된 파라미터들을 SPICE에 입력하여 I-V특성 곡선을 얻었다. 그림 4는 SPICE수치모사 결과와 실험적인 결과를 비교한 그림이다. 수치해석 결과는 측정결과와 매우 잘 일치하고 있으며, 선형영역에서는 수치모사에 의해서 얻어진 전류가 측정된 전류보다 약간 크다. 이는 IGBT에 발생하는 JFET부분의 저항에 의한 전압강하 효과로 생각된다.

3. 동특성 모델

3.1 캐패시턴스 파라미터 추출

IGBT의 캐패시턴스는 주로 게이트-드레인 간의 캐apasitance(C_{gd})와 게이트-콜렉터 간의 캐apasitance(C_{gc})로 나뉘어지며, 그 외에 게이트-_emitter 간의 캐apasitance(C_{ge})도 포함된다.

에 영향을 미치는 요소이다. IGBT의 스위칭특성은 게이트 전압, 콜렉터 전류와 전압을 상태 변수로 한 RC회로특성으로 파악된다. 캐패시턴스는 실리콘 산화막에 의한 요소와 pn접합의 공핍층에 의해 형성된다. IGBT의 캐패시턴스는 세 단






그림 6 다항식에 의하여 근사된 전압의존 캐패시턴스

Fig. 6 Polynomially approximated voltage dependent C_{gc}

자간의 캐패시턴스인 C_{ge} , C_{ce} , C_{rc} 로 나뉘어 지며, 이들은 C-V곡선으로부터 얻어질 수 있다.[7,8] C_{ge} 나 C_{ce} 와는 달리 C_{rc} 는 게이트와 드레인 전압에 의존적이며 이 효과는 게이트 구동시 반드시 고려되어져야 한다.

$V_{ce} < (V_{ge} - V_{th})$ 인 경우에는 C_{rc} 는 산화실리콘 단에 의한 캐패시턴스와 같고 $V \propto (V_{ge} - V_{th})$

기 시작하면 소자의 게이트 산화실리콘막 아래에서 공핍층이 형성된다. 따라서 C_{rc} 가 급격하게 감쇄된다.[9] 이렇게 전압에 의존하는 성질은 자료책(data book)이나 측정된 C-V 특성 곡선으로



부터 얻어질 수 있으며 이 성질을 모델링 하는 것이 정확한 동특성 파악의 관건이 된다.

전압에 의존하는 캐패시터의 함수는 다항식에 의해서 근사화 될 수 있고 이 모델은 SPICE 내부에 내장되어 있다.[10] 다항식으로 근사화 하기 위해서는 측정된 C-V곡선으로부터 점들을 추출하여야하고 특히 캐패시턴스의 변화정도가 심한 부분에서는 많은 점들을 추출하는 것이 필요하다. 또한 고차 다항식으로 근사화 하는 것이 정확한 근사화를 위하여 필요하다. 그림 5는 전압에 의존하는 캐패시터의 모델을 보여주고 있다.

위의 모델의 정확성을 검증하기 위해서 시뮬레이션과 실험 결과를 비교하였다. 실험에 사용된 회로는 게이트와 콜렉터 단자에 각각 $1.5K\Omega$ 과 3Ω 의 저항을 연결하였고 게이트에는 $15V$ 의 필스전압을 그리고 콜렉터에는 $20V$ 의 직류전압을 인가하였다.

3.2 실험 결과 및 논의

그림 6에서 9차의 다항식으로 근사화한 C_{gc} 값과 측정된 C_{gc} 를 비교하였다. 그림 7은 IGBT의 게이트 전압의 turn-off 파형의 시뮬레이션 결과와 실험 결과를 보여주고 있다. 전압의존 C_{gc} 모델의 게이트 전압 파형은 Miller 효과에 의해 편평한 부분이 지속되다가 C_{gc} 가 작아지면서 RC_{gc} 의 시정수의 급격한 기울기로 감쇄된다. 전압에 의존하지 않는 C_{gc} 모델에 비해 다항식에 의해 근사화된 전압의존 C_{gc} 모델이 측정값에 더욱 일치한다. 시뮬레이션 결과는 실험 결과와 매우 근사한 정도로 일치하고 있으나 실험에 의한 게이트 전압곡선이 시뮬레이션 결과에 비해서 약간 차이가 있는 것을 볼 수 있다. 이 결과 역시 JFET에 의한 저항 성분이 turn-off 시간에 영향을 주는 것으로 사료된다.

4. 결 론

MOSFET, BJT 및 저항으로 구성된 IGBT의 정특성 모델을 제시하였고 I-V 곡선으로부터 MOSFET의 파라미터인 V_{th} , K , R ,와 BJT의 파라미터인 β , η , I_s 등을 추출하였다. 정확한 동특성을 얻어내기 위하여 전압에 의존하는 캐패시턴스 모델을 다항식으로 근사함으로써 전압의존 캐패시턴스를 이용한 동특성 모델을 SPICE에 구현하였다. 추출된 파라미터에 의한 정특성 및 동특성 모델에 의한 시뮬레이션 결과는 실험결

과와 매우 잘 일치하였다. 결과적으로 소자 구조에 대한 정보 없이도 소자의 전기적 파라미터를 얻어낼 수 있는 매우 간단하며 쉬운 파라미터 추출방법이 제시되었고 이 방법은 전력 전자회로 시뮬레이션에 응용될 수 있으리라 기대된다.

참 고 문 헌

- [1] Gary M.Dolny, Harold R.Ronan, Jr. and Frank Wheatley, Jr., "A SPICE II Subcircuit Representation for the MOSFETs Using Empirical Methods," RCA Review, Vol. 46, pp.308-320, September, 1985.
- [2] J.Fernandez, S. Hidalgo, F. Berta, J.Pardes, J.Rebollo, J.Millan, and F. Serra-Mestres, "Parameter Extraction for a SPICE II VDMOS Model," Proc. IEEE 1989 Int. Conference on Microelectronic Test Structure, Vol. 2, No.1, pp.35-37, March 1989.
- [3] S.D.Kim, I.J.Kim, Y.I.Choi, and M.K.Han, "Parameter Extraction for the Power MOSFET's Including Quasi-Saturation Effect," Proc. 1991 ISDRS Conference, pp.39-42, December, 1991.
- [4] Chang Su Mitter, Allen R.Hefner, Dan Y. Chen, and Fred C. Lee, "Insulated Gate Bipolar Transistor(IGBT) Modeling Using IG-SPICE," Proc. IEEE Ind. Appl. Soc. Meet., pp.1515-1521, 1991.
- [5] B.J.Baliga, "The Insulated Gate Transistor (IGT)-A New Power Switching Device," IEEE Ind. Appl. Soc. Meet., pp.794-803, 1983.
- [6] IGBT Designer's Manual, International Rectifier, pp 49-53, 1991.
- [7] L.Lorenz, G. Schulze, "Switching Performance of a New Fast IGBT," PCI Proceeding, pp.189-203, June, 1988.
- [8] Donald J.Maclntyre Jr., "Motor Control Application of Secong Generation IGT™ Power Transistors," Semiconductor, pp.1-11, October, 1985.
- [9] Allen R. Hefner, Jr., "An Investigation of the Drive Circuit Requirements for the Power Insulated Gate Bipolar Transistor," IEEE Tran. on Power Electronics, Vol. 6,

No. 2, pp.208-218, April, 1991.

[10] Meares and Hymowitz, Simulation with

SPICE, pp.4.55-4.56, Intusoft, 1988.



김한수(金翰秀)

1965년 3월 9일생. 1988년 서울대
공대 전기공학과 졸업. 1990년 동
대학원 전기공학과 졸업(석사). 현
재 서울대 대학원 전기공학과 박사
과정.



조영호(曹永虎)

1968년 10월 13일생. 1991년 아주
대 공대 전자공학과 졸업. 1993년
도대학원 전자공학과 조교(석사)



최연익(崔然益)

1953년 11월 23일생. 1976년 서울
대 공대 전자공학과 졸업. 1981년
한국과학기술원 졸업(공박). 1982
년 UC Berkeley 전기 및 전산공학
과 Research Associate. 현재 아주대 공대 전자
공학과 교수. 당학회 편집위원.
주관심분야 : 전력 반도체소자, TFT.



한민구(韓民九)