한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)
- 제18권3호
- /
- Pages.410-424
- /
- 1993
- /
- 1226-4717(pISSN)
- /
- 2287-3880(eISSN)
디지털 신호처리를 위한 비동기 제어 시스톨릭 설계
Systolic Design with Asynchronous Controls for Digital-Signal Processings
초록
본 논문에서 디지털 신호처리를 위한 시스톨릭 배열과 비동기 제어 설계를 새로운 기법에 대하여 작성하였다. 특히, 배열안에 사전에 데이터를 입력하는 방법이나, 전체적인 제어와 같은 예전 방법과 다르게 최적의 성능을 성취할 수 있는 간단하고 내부적인 상호 연결을 갖는 시스톨릭 배열을 제안하고 있다. 이와 같은 디지털 신호처리에 대한 비동기 시스톨릭 배열은 일정하게 설계된 배열에서 비교한 경우 전체 계산 시간을 상당히 줄일 수 있음을 비교를 통해서 다루었다. 비동기 시스톨릭 배열의 중요한 요소는 입력 데이터를 적절하고 효율적으로 제어할 수 있는 통신 프로토콜 설계이다. 마지막으로, Transputer의 병렬 컴퓨터 언어인 OCCAM를 이용하여 배열의 효율성을 비교 분석하고 시뮬레이션의 결과를 보였다.
In this paper, we present new techniques for designing systolic arrya and asynchronous arrays for digital-signal processings. More specifically, we propose a systolic array with simple local interconnections which achieves optimal performance without having undesirable features such as preloading input data or global broadcasting. As asynchronous array for digital-signal processings, which can speed up the total computation time significantly is also which can speed up the total computation time significantly is also presented. The key component of the asynchronous array is a presented. The key component of the asynchronous array is a comunicaiton protocol which controls input data flow properly and efficiently. Finally, performance of the arrays is analyzed and a simulation using Occam programmed in a Transputer network is reported.
키워드