

# Submicron MOSFET의 2차원적 모델링에 관한 연구 A study on the Two-Dimensional of modeling for the Submicron MOSFET

홍순석\*, 이정일\*, 임행삼\*, 여정현\*  
(Soon-Seuk Hong, Jeong-Ihill Lee, Haeng-Sam Lim, Jung-Hyun Yo)

## 요 약

본 논문은 fitting 파라미터를 배제하고 2차원적 Poisson 방식을 도출해서 Submicron MOSFET의 model 식을 완전히 해석적으로 성립시켰다. 이로 인해 포화영역, 문턱전압, 강반전에 대한 것이 동시에 표현되는 정확한 드레인 전류가 유도되었다. 더욱이 이 model은 short-channel과 body효과, DIBL효과, 그리고 carrier운동에 대한 것도 설명할 수 있으며 온도와 n<sup>+</sup>접합, 산화층에 관련되는 문턱전압도 표현할 수 있었다.

## Abstract

In this paper, the Poisson's equation is solved two-dimensionally without employing any fitting parameters, and the model formulation of a short-channel MOSFET is accomplished fully analytically. It automatically derives a very accurate drain current expression that can be used simultaneously for strong inversion, subthreshold, and saturation regions. Furthermore, this model gives a unified explanation for the short-channel effect, the body effect, the DIBL effect, and even the variation of the effective carrier mobility. The obtained expression of the threshold voltage also includes the dependence on the oxide thickness, the n<sup>+</sup> junction depth, and temperature.

\* : 홍익대학교 전자전산기 공학과

※이 논문은 1991년도 교육부 지원 한국 학술진흥재단의 자유공모(지방대학육성) 과제 학술연구조성비에 의하여 연구되었음.

## 1. 서론

MOSFET IC 제조기술의 급속한 발전으로 소자의 크기가 Submicron으로 축소됨으로 인해서 집적회로의 집적도는 지수함수적으로 증가되었다. 이러한 고집적화 기술은 256M bits DRAM을 실용화 단계로 만들 전망이다. 하지만 이런 소자크기의 축소로 인해 소오스와 드레인에서의 모서리 효과(edge effect)를 더이상 무시할 수 없게 되었다. 이런 효과로 인해 전계의 2차원적 분포를 정확히 해석할 수 없게 되었다.

기존의 GCA(gradual channel approximation)와 charge share model, 또는 Quasi 2차원적 해석 model과 같은 방법으로는 drain전류를 간단히 산출하고 또한 Submicron MOS trans-

istor의 동작 mechanism을 이해하는 데는 유익한 방법이였다. 그러나, Submicron MOS transistor의 전위는 소자의 기하학적 조건에 의존해서 복잡한 분포를 이루므로 이들을 model로 한 해석으로는 submicron MOS transistor의 특성을 정확히 해석할 수 없다.

이때문에 Submicron MOS transistor의 동작을 精度있게 표현하기 위해서는 공핍층내에서의 2차원 Poisson 방정식과 캐리어(carrier)의 이동에 따른 연속방정식의 해를 구하여야 하는데 구하기가 매우 힘들다. 이를 극복하기 위하여 수치 해석적인 접근방법

[MINIMOS(1)]과 semi-empirical 모델[BSIM(2)] 등이 있다. MINIMOS(1)은 시간의 비효율성과 공정진단(process diagnosis)에서의 문제점이 발생되었으며, BSIM(2)은 실험적 접근방법으로 fitting 파라미터를 이용한 것으로 실제 회로 해석에 주로 이용되는 방법이다. 근래에는 fitting 파라미터를 배제하고 근사화 된 경계 조건을 가지고 2차원 Poisson 방정식의 해를 구해서 short channel MOSFET의 특성을 해석적으로 접근하는 방법이 연구되어 왔는데, 이는 대부분 캐리어를 무시할 수 있는 약반전 영역을 모델링으로 하여 주어진 경계조건을 만족하는 Poisson 방정식의 해를 구한 것이다. [4-8] 그러나 이러한 해석적인 모델링들은 대부분 캐리어를 무시할 수 있는 약반전 영역에서의 모델링으로 주어진 경계조건을 만족하는 Poisson 방정식의 해를 구한 것이다. Toyabe와 Asai[3]는 2D-simulator의 계산 결과에 근거하여 2차원 전위 분포의 채널에서 기판을 향하는 방향에 대한 의존성을 3차식으로 근사화한 후 문턱 전압(threshold voltage)에 대하여 모델링하였다. Ratnakumar와 Meindl[4]은 표면 전위가 채널에 따라 일정하다고 보고 Poisson 방정식의 해를 해석적으로 도출하였다. 한편, Pool과 Kwong[5]은 표면 전위를 상수로 보지 않고 Si-SiO<sub>2</sub> 경계면에 수직인 변위 벡터의 연속성을 이용한 경계조건을 설정하여 방정식의 해를 구하였다. Pfiester 등[6]은 [5]의 방법을 개선한 것으로 산화층을 포함하는 영역에 대해서 방정식을 풀었다. 유전율이 다른 두 영역을 고려함으로써 발생하는 Si-SiO<sub>2</sub> 경계면에서의 수직 변위 벡터의 불연속을 극복하기 위하여  $\Omega = \epsilon_s / \epsilon_{ox}$ 를 도입하여 산화층의 두께를 조정하였다. Lin과 Wu[7]는 소오스와 드레인의 구조를 원통형이라고 가정하고 Green 함수를 이용하여 해를 구하였다. [6]에서 도입된  $\Omega$ 를 사용하지 않고 영상 전하법을 이용하여 서로 다른 유전율로 인한 문제를 처리하였다.

2차원 Poisson 방정식은 경계 조건에 따라 해의 결과가 크게 달라지므로 경계 조건의 정확한 설정이 매우 중요하다. 경계 조건에는 구하고자 하는 함수(해)가 경계면에서 특정값을 갖는 Dirichlet 경계 조건, 함수의 미분치를 갖는 Neumann 경계 조건 그리고 Dirichlet과 Neumann 조건을 함께 갖는 Cauchy 경계 조건 등이 있다. 실제 short-channel MOSFET의 모델링에서의 어려움은 주어진 경계면(그림 1 참조)에 대하여 어떤 경계 조건이 적합한 것인지를 알지 못하며, 알고 있다 하더라도 경계 조건식

이 어떤 함수 형태를 갖는지를 모른다는 것이다. 본 논문에서는 소오스와 드레인 경계면(그림 1의 ab, cd 면)에서의 조건이 Dirichlet 조건이고 공핍층의 아래 경계면(그림 1의 bc면)에서는 Neumann 조건일때 Poisson 방정식의 해를 도출하였다. 또한 게이트 산화층내에서의 Laplace 방정식의 해를 구하여 완전하 근사화(charge sheet approximation)을 통해 두 방정식의 해를 결합하였다. 한편 경계 조건을 단순화함으로써 수식의 계산을 편리하도록 하였다.




그림 1. 모델링을 위한 MOSFET의 단면도

## 2. 본론

### 2-1 해석적 모델링

모델링을 위한 MOSFET의 단면도는 그림 1과 같다. 여기서 x는 Si-SiO<sub>2</sub> 경계면에서 기판으로 향하는 방향이고 y는 채널을 따라 소오스에서 드레인을 향하는 방향이다. L는 채널 길이, W는 공핍층의 최소 깊이, t는 산화층의 두께이다. 기판의 도우핑 농도 N<sub>a</sub>는 균일하다고 보았다.

MOSFET의 동작을 해석하기 위해서는 공핍층 영역과 게이트 산화층 내에서의 전위 분포를 알아야 한다. 채널이 형성되었을 때의 반전층 캐리어는 공핍층내에서의 Poisson 방정식과 연속 방정식을 함께 연립으로 풀어야 하는 어려움을 초래한다. 이러한 어려움을 극복하기 위하여 완전하 근사화(charge sheet approximation)를 하였다. 공핍 근사화를 이용하여 공핍층에서의 Poisson 방정식을 쓰면 다음과 같다.

$$\nabla^2 \psi(x, y) = -\frac{qN_a}{\epsilon_s}, \quad 0 \leq x \leq W, \quad 0 \leq y \leq L \quad (1)$$

방정식의 경계 조건을

$$\Psi(x, 0) \equiv \Psi_{j0}(x) \quad (2a)$$

$$\Psi(x, L) \equiv \Psi_{j1}(x) \quad (2B)$$

$$\left. \frac{\partial \psi}{\partial x} \right|_{x=w} \doteq 0 \quad (2c)$$

라고 가정하였다. 여기서  $\psi_{j0}(x)$ ,  $\psi_{j1}(x)$ 는 각각 소오스-기판 및 드레인-기판간 P-N 접합 바이어스만이 존재할 경우(게이트 단자 개방)의 전위값을 나타낸다. 이때 방정식을 쉽게 풀기 위하여 전위 분포 함수를 아래와 같이 두 함수의 합으로 표현하였다.

$$\psi(x, y) = \psi_p(x, y) + \psi_f(x, y) \quad (3)$$

윗식에서  $\Psi_p(x, y)$ 는 아래의 특정 경계 조건을 갖는 Poisson 방정식의 해이다.

$$\nabla^2 \psi_p(x, y) = \frac{qN_a}{\epsilon_s} \quad (4)$$

$$\psi_p(x, 0) = \frac{qN_a}{2\epsilon_s} \nu(x - W)^2 \quad (5a)$$

$$\psi_p(x, L) = \frac{qN_a}{2\epsilon_s} \nu'(x - W)^2 \quad (5b)$$

$$\left. \frac{\partial \psi_p}{\partial x} \right|_{x=w} = 0 \quad (5c)$$

여기서  $\nu$ 와  $\nu'$ 은 각각 소오스와 드레인의 구조와 경계 조건에 따라 변하는 값으로 아래와 같이 얻어진다.

$$\nu = -\frac{\epsilon_s}{qN_a W} \left. \frac{d\psi(x, 0)}{dx} \right|_{x=0^+} \quad (6a)$$

$$\nu' = -\frac{\epsilon_s}{qN_a W} \left. \frac{d\psi(x, L)}{dx} \right|_{x=0^+} \quad (6b)$$

윗식으로 부터 long-channel인 경우  $\nu$ 와  $\nu'$ 의 값이 '1'임을 알 수 있다. 식 (4)의 해는 다음과 같다.

$$\psi_p(x, y) = \frac{qN_a}{2\epsilon_s} \left[ (x - W)^2 \xi(y) + \eta(y) \right] \quad (7)$$

단,

$$\xi(y) = \nu + (\nu' - \nu) \frac{y}{L} \quad (8)$$

$$\eta(y) = (1 - \nu)(y^2 - Ly) - \frac{1}{3L}(\nu' - \nu)(y^3 - L^2 y) \quad (9)$$

한편  $\psi_f(x, y)$ 는 식(3)과 식(5)에 의해 변화된 경계 조건을 만족시키는 Laplace 방정식의 해로서 다음 수식들로부터 얻어질 수 있다.

$$\nabla^2 \psi_f(x, y) = 0 \quad (10)$$

$$\psi_f(x, 0) = \psi_{j0}(x) - \frac{qN_a}{2\epsilon_s} \nu(x - W)^2 \quad (11a)$$

$$\psi_f(x, L) = \psi_{j1}(x) - \frac{qN_a}{2\epsilon_s} \nu'(x - W)^2 \quad (11b)$$

$$\left. \frac{\partial \psi_f}{\partial x} \right|_{x=w} = 0 \quad (11c)$$

식(10)의 해는

$$\begin{aligned} \psi_f(x, y) = & A_0 + (A_0' - A_0) \frac{y}{L} + \sum_{n=1}^{\infty} f_n(y) \\ & \cos(\alpha_n x) + \sum_{n=1}^{\infty} B_n \frac{\cosh\{\beta_n(x - W)\}}{\cosh(\beta_n W)} \sin(\beta_n y) \end{aligned} \quad (12)$$

단,

$$\alpha_n = n\pi/W, \quad \beta_n = n\pi/L \quad (13)$$

$$\begin{aligned} f_n(y) = & 2\text{csch}(\alpha_n L) \left[ A_n \sinh\{\alpha_n(L - y)\} \right. \\ & \left. + A_n' \sinh(\alpha_n y) \right] \end{aligned} \quad (14)$$

이 되며, 계수  $A_n, A_n'$ 는 식(11b)를 각각 만족하는 값으로 코사인 푸리에 급수(cosine Fourier series)를 이용하여 아래와 같이 표현된다.

$$A_n = \frac{1}{W} \int_0^W \psi_I(x,0) \cos(a_n x) dx \quad (15a)$$

$$A_n' = \frac{1}{W} \int_0^W \psi_I(x,L) \cos(a_n x) dx \quad (15b)$$

이 값들은 소오스와 드레인에서의 경계 조건이 주어지면 쉽게 얻어진다. 이는 MOSFET의 구조에 의존함을 알 수 있으며, 경우에 따라 비교적 실제 구조에 가까운 경계 조건식을 줌으로써 좀 더 정확한 전위 분포의 정보를 얻을 수 있다. 한편 계수  $B_n$ 는 Si-SiO<sub>2</sub> 경계면에 대한 조건에 의해 결정되는 값이며, 판전하 모델에 의해 산화층에서의 전위 분포와 연계시킬 수 있다.

식(7)과 식(12)을 식(3)에 대입함으로써 공핍층에서의 전위 분포를  $B_n$ 에 대한 수식으로 얻게 되며, 표면 전위(surface potential)는  $x=0$ 를 대입함으로써 다음과 같이 구할 수 있다.

$$\psi_s(y) = \psi(0^+, y) = \bar{A}_0 + (\bar{A}_0' - \bar{A}_0) \frac{y}{L} + \sum_{n=1}^{\infty} B_n' \sin(\beta_n y) \quad (16)$$

단,

$$\bar{A}_0 = \frac{qN_a}{2\epsilon_s} \nu W^2 + A_0 + 2 \sum_{m=1}^{\infty} A_m = V_{bi} + V_{SB} = V_{SB}' \quad (17a)$$

$$\bar{A}_0' = \frac{qN_a}{2\epsilon_s} \nu' W^2 + A_0' + 2 \sum_{m=1}^{\infty} A_m' = V_{bi} + V_{DB} = V_{DB}' \quad (17b)$$

$$B_n' = B_n + C_n + F_n \quad (18)$$

$$C_n = \frac{qN_a}{L\epsilon_s} \int_0^L \eta(y) \sin(\beta_n y) dy = \frac{2qN_a L^2}{\epsilon_s (n\pi)^3} \{ (1-\nu')(-1)^n - (1-\nu) \} \quad (19)$$

$$F_n = \frac{2}{L} \sum_{m=1}^{\infty} \int_0^L \left[ -2A_m - 2(A_m' - A_m) \frac{y}{L} + f_m(y) \right] \sin(\beta_n y) dy = -\frac{4}{n\pi} \sum_{m=1}^{\infty} \frac{\alpha_m^2 \{ \frac{\Lambda_m}{\alpha_m^2} - \frac{(-1)^n A_m' \}}{\beta_n^2} \} \quad (20)$$

표면 전위는 다항식과 쌍곡선 함수를 포함하는 복잡한 함수이므로 위와 같이 상수항과 1차식을 제외한  $\eta(y)$ 와  $\Sigma f_n(y)$ 를 사인 푸리에 급수(sine Fourier series)로 전개하였다.  $\Sigma f_n(y)$ 의 경우는 사인 푸리에 급수로 전개할때 양 끝점( $y=0, y=L$ )에서의 불연속을 처리하기 위하여 식(20)과 같이 1차식을 삽입한 후 급수 전개하였고, 이로 인해 식(17)에서  $\Sigma$ 항이 나타난 것이다. 식(17)의 결과는 식(11)과 식(12)에 각각  $x=0$ 인 점에서  $y=0$ 과  $y=L$ 을 대입함으로써 얻어진다. 한편 Si-SiO<sub>2</sub> 경계면에 수직인 변위 벡터를 구하면 다음과 같다.

$$\mathcal{E}_s^+(y) = qN_a W \xi(y) + \epsilon_s \sum_{n=1}^{\infty} B_n \beta_n \tanh(\beta_n W) \sin(\beta_n y) \quad (21)$$

산화층에서의 전위 분포는 아래와 같은 Laplace 방정식으로 부터 구할 수 있다.

$$\nabla^2 \psi(x,y) = 0, \quad -t \leq x \leq 0^-, \quad 0 \leq y \leq L \quad (22)$$

판전하 근사화를 하였으므로 Si-SiO<sub>2</sub> 경계면에서의 전위 분포는 공핍층에서 구한 표면 전위

와 같다. 소오스와 드레인 양쪽 끝에서의 수직 전계를 상수로 가정할때 식(22)을 풀기 위한 경계 조건은

$$\psi(-t,y) = V_G - V_{FB} = V'_{GB} \quad (23a)$$

$$\psi(0^-,y) = \psi(0^+,y) = \psi_s(y) \quad (23b)$$

$$\psi(x,0) = V'_{SB} - \frac{x}{t}(V'_{GB} - V'_{SB}) \quad (23c)$$

$$\psi(x,L) = V'_{DB} - \frac{x}{t}(V'_{GB} - V'_{DB}) \quad (23d)$$

이 된다. 따라서 식(22)의 해는 다음과 같다.

$$\begin{aligned} \psi(x,y) = & V'_{SB} + \frac{y}{L} V_{DS} - \frac{x}{t}(V'_{GB} - \\ & V'_{SB} - \frac{y}{L} V_{DS}) + \sum_{n=1}^{\infty} B_n' \frac{\sinh\{\beta_n(x+t)\}}{\sinh(\beta_n t)} \\ & \sin(\beta_n y) \end{aligned} \quad (24)$$

윗식으로 부터 산화층에서의 Si-SiO<sub>2</sub>에 수직인 변위 벡터를 구하면

$$\begin{aligned} \mathcal{D}_s^-(y) = & C_{ox} \left[ V'_{GB} - V'_{SB} - \frac{y}{L} V_{DS} \right. \\ & \left. - \sum_{n=1}^{\infty} B_n' \beta_n t \coth(\beta_n t) \sin(\beta_n y) \right] \end{aligned} \quad (25)$$

이 된다. 산화층의 두께가 채널 길이에 비해 충분히 작다고 가정하면 윗식에서 n이 매우 크지 않은 경우  $\beta_n t \coth(\beta_n t) \approx 1$  이므로 산화층에서의 1차원 근사 모델과 같게 된다.

Gauss 법칙에 의해 식(25)에서 식(21)를 뺀으로써 반전층 캐리어 밀도를 아래와 같이 구할 수 있다.

$$\frac{1}{C_{ox}} Q_{inv}(y) = \tilde{V}_G - \frac{y}{L} V'_{DS} -$$

$$\sum_{n=1}^{\infty} \tilde{B}_n \sin(\beta_n y) \quad (26)$$

단,

$$\tilde{V}_G = V'_{GB} - V'_{SB} - \frac{qN_a W}{C_{ox}} \nu \quad (27)$$

$$V'_{DS} = V_{DS} + \frac{qN_a W}{C_{ox}} (\nu' - \nu) = \mu V_{DS} \quad (28)$$

$$\begin{aligned} \tilde{B}_n = & B_n' \{ \beta_n t \coth(\beta_n t) + \frac{\epsilon_s}{C_{ox}} \beta_n \tanh \\ & (\beta_n W) \} - \frac{\epsilon_s}{C_{ox}} \beta_n (C_n + F_n) \tanh(\beta_n W) \end{aligned} \quad (29)$$

이제 일반적인 표동-확산 전류식은 채널의 위치에 따른 함수로 표현하면

$$I_D(y) = Z\mu_e \left[ Q_{inv}(y) \frac{d\psi_s}{dy} - \varphi_t \frac{dQ_{inv}}{dy} \right] \quad (30)$$

이 된다. 여기서, Z는 채널 폭,  $\mu_e$ 는 표면에서 전자의 유효 이동도 그리고  $\psi_s$ 는 열전압(thermal voltage)이다. 따라서 드레인 전류는 다음과 같이 평균 전류로 표현할 수 있다.

$$\begin{aligned} I_D = & \frac{1}{L} \int_0^L I_D(y) dy \\ = & \frac{Z\mu_e C_{ox}}{L} \left[ I_0 + \sum_{n=1}^{\infty} \tilde{I}_n \frac{1 - (-1)^n}{n\pi} \right] \end{aligned} \quad (31)$$

단,

$$\begin{aligned} I_0 = & \left[ \tilde{V}_G - \frac{\mu}{2} V_{DS} + \mu\varphi_t + \frac{\mu}{2} \pi \sum_{m=1}^{\infty} \right. \\ & \left. m B_m' \gamma_m \right] V_{DS} \end{aligned} \quad (32)$$

$$\begin{aligned} \tilde{I}_n = & -V_{DS} \tilde{B}_n - \frac{\pi}{2} \sum_{m=1}^{\infty} m B_m' (\tilde{B}_{n-m} + \\ & \tilde{B}_{n+m} - \tilde{B}_{m-n}) \end{aligned} \quad (33)$$

$$\frac{V}{L} = \frac{1}{2} - \sum_{n=1}^{\infty} \gamma_n \cos(\beta_n Y) , \quad \gamma_n = \frac{2}{(n\pi)^2} \{1 - (-1)^n\} \quad (34)$$

지금까지 유도된 수식들은 모두  $B_n$ 에 대한 함수들이다. 따라서 어떤 조건에 의해  $B_n$ 이 결정되어야 한다. 만약 약반전 영역에 대해서만 고려한다면 반전층 캐리어를 무시할 수 있다. 또한 강반전 영역에서 동작하고 소오스와 드레인 사이의 전압차가 크지 않을 경우 반전층 캐리어의 채널에 따른 분포를 상수로 생각할 수 있다. 따라서 식(26)를 통해 계수  $B_n$ 을 구할 수 있다. 계수  $A_n$ 과  $A_n'$ 의 값은 소오스와 드레

인의 경계 조건이 주어지면 구할 수 있으며, 계산의 편리를 위해 그림 2와 같이 소오스와 드레인의 구조를 단순화 하였다. 반면  $B_n$ 은 소자가 약반전 또는 강반전일 경우를 나누어 구하기로 한다.

MOSFET의 소오스와 드레인의 구조를 그림 2(a)와 같이 단순화시키고 경계 조건을 쓰면 다음과 같다.

$$\psi_{j0}(x) = V_{bi} + V_{SB} \quad (35a)$$

$$\psi_{j1}(x) = V_{bi} + V_{DB} \quad (35b)$$

식(6)으로부터  $\nu = \nu' = 0$ 이 되므로 식(15)에 의해 계수  $A_n, A_n'$ 은

$$A_n = A_n' = 0 , \quad n = 1, 2, 3, \dots \quad (36)$$

이 된다.

한편 공핍층의 최소폭  $W$ 는 아래와 같이 long-channel에서의 1차원 모델식을 가지고 계산하였다.

$$W = \sqrt{\frac{2\epsilon_s}{qN_a} \phi_s} \quad (37)$$

$$\phi_s \doteq V'_{GB} - K \sqrt{\phi_s + \varphi_t} e^{-2\varphi_t/\varphi_t} \quad (38)$$

$$\frac{1}{(e^{\phi_s/\varphi_t} - 1)}$$


단,

$$K = \frac{\sqrt{2\epsilon_s q N_a}}{C_{ox}} , \quad \varphi_t = \varphi_t \ln(N_a/n_i) \quad (39)$$


여기서  $K$ 는 body-effect 계수이고  $\phi_s$ 는 bulk Fermi potential이다.

MOSFET의 또 다른 구조로서 그림 2(b)와 같이 shallow-junction인 경우 경계 조건은 근사적으로 아래와 같이 쓸 수 있다.

$$\psi_{j0}(x) = \frac{qN_a}{2\epsilon_s} (x - W_0)^2 \quad (40a)$$



(a) Deep-junction



(b) Shallow-junction

그림 2. 모델의 계산을 위한 MOSFET의 두 가지 구조

$$\psi_{j1}(x) = \frac{qN_a}{2\epsilon_s}(x - W_1)^2 \quad (40b)$$

단,

$$W_0 = \sqrt{\frac{2\epsilon_s}{qN_a} V'_{SB}}, \quad W_1 = \sqrt{\frac{2\epsilon_s}{qN_a} V'_{DB}} \quad (41)$$

따라서 위 수식으로 부터

$$A_n = \frac{qN_a}{\epsilon_s} \frac{W^2}{(\pi)^2} (1 - \nu)(-1)^n, \quad \nu = \frac{W_0}{W} \quad (42)$$

$$A_n' = \frac{qN_a}{\epsilon_s} \frac{W^2}{(\pi)^2} (1 - \nu')(-1)^n, \quad \nu' = \frac{W_1}{W} \quad (43)$$

와 같은 값을 얻는다.

주어진 경계 조건에 대한 계수  $A_n$ ,  $A_n'$  그리고  $B_n$ 를 가지고 모델식을 계산하기 위한 소자 파라미터값들은 기판 농도  $N_a = 1.5 \times 10^{16}$ , 소오스와 드레인의 도우핑 농도  $N_d = 1.0 \times 10^{21}$  그리고 산화층 두께  $t = 200 \text{ \AA}$ 로 하였다. Flat-band 전압은 2D-simulator(MINIMOS3)를 계산한 값인  $-0.91V$ 로 하였다.

### 2-2. 제시된 모델링 분석

그림 3~5는 약반전의 경우 반전층 캐리어를 무시하여 식(26)으로 부터 계수  $B_n$ 을 구한 후 얻은 결과들이다. 그림 3은 드레인 전압을 파라미터로 한 채널내 표면 전위 분포를 MINIMOS3의 결과와 비교하여 그린 것으로 short-channel에서 나타나는 표면 전위의 최소치가 드레인 전압에 따라 증가함을 나타나고 있다.

그림 4는 정규화된 채널 길이에 대한 표면 전위를 그린 것으로 채널 길이가 줄어들면서 나타나는 DIBL(Drain Induced Barrier Lowering) 효과를 잘 보여주고 있다. 그림 5는 소오스와 드레인 구조가 deep-junction인 경우와 shallow-junction인 경우를 비교한 것으로 deep-junction일때 short-channel 효과를 더 많이 나타나고 있다. 이는 모서리 효과에 의한 전위 분포의 변화를 보여주고 있다.




그림 3. 드레인 전압을 파라미터로 한 표면 전위 분포




그림 4. 본 모델에 의해 계산된 정규화된 채널 길이에 따른 표면 전위의 변화

그림 6과 그림 7은 문턱 전압의 채널 길이와 드레인 전압에 대한 의존성을 보인 것이다. 이를 계산하기 위하여 표면 전위식(16)에서  $y=y_m$  일때 최소값이  $2\phi_g$ 가 된다는 조건을 가지고  $B_1$ 을 구한 후 반전층 캐리어를 무시하여 식(26)으로 부터 문턱 전압을 구하였다. 계산 결과를 통해 채널 길이에 대하여 지수함수적으로 문턱 전압의 감소를 나타냈으며, 드레인 전압의 증가함에 따라 선형 관계를 보여주고 있다.




그림 5. 본 모델에 의해 계산된 소오스-드레인의 구조에 따른 표면 전위의 변화




그림 6. 본 모델에 의해 계산된 드레인 전압을 파라미터로 한 채널 길이에 따른 문턱 전압의 변화




그림 7. 본 모델에 의해 계산된 채널 길이를 파라미터로 한 드레인 전압에 따른 문턱 전압의 변화




그림 8. 본 모델과 MINIMOS3의 전류-전압 특성 비교

그림 8은 강반전인 경우의 드레인 전류-전압 특성을 MINIMOS3의 결과와 비교한(단, 드레인 전류의 포화 영역 특성은 드레인 전압에 따라 일정하다고 가정) 것이다.

### 3. 결론

본 연구에서는 Submicron MOSFET의 새로

운 analytical model을 제안 하였다. 이 model은 기존 모델에서 적용한 경계조건과는 달리 표면전위와 inversion charge를 해석적으로 도출하였다. 공핍층 영역에서의 소오스와 드레인에서 Dirichlet 조건, 그리고 공핍층의 경계면에서는 Neumann 조건을 이용하여 2차원 Poisson 방정식의 해를 해석적인 방법으로 구하였다 또한 완전하 근사화를 적용하여 게이트 산화층에 대한 Laplace 방정식의 해를 구해, 이를 통



해서 Submicron MOSFET에서 나타나는 현상들을 설명하였다. 약반전 영역과 강반전 영역에 대해서 고려하였으며, 계산의 편리를 위해 근사화된 두가지 소오스-드레인 구조를 가정하여 계산한 결과 deep-junction일때 보다 short-channel 특성이 더 잘 나타났다. 2D-simulator(MINIMOS3)의 계산 결과와의 비교를 통해 제안된 모델이 Submicron MOSFET의 특성 연구에 상당히 유용함을 증명하였다. 그리고 제안된 모델(그림 4)이 DIBL 효과를 잘 나타냄을 보였으며 문턱 전압의 계산 결과는 Submicron 에서의 채널 길이에 대해 지수 함수적인 의존성을 갖고 있으며 드레인 전압과는 선형 관계를 보여줌을 증명하였다.

### 참고 문헌

- [1] S. Selberherr, A. Schutz and H. W. Potzl, "MINIMOS-A Two-Dimensional MOS Transistor Analyzer", IEEE Trans. ED-27, pp. 1540-1550 (1980)
- [2] B. J. Sheu, D. L. Scharfetter, P. Ko and M. Jeng, "BSIM: Berkeley Short-Channel IGFET Model for MOS Transistors", IEEE J. SC-22, pp. 558-566 (1987)
- [3] T. Toyabe and S. Asia, "Analytical Models of Threshold Voltage and Breakdown Voltage of Short-Channel MOSFET's Derived from Two-Dimensional Analysis", IEEE Trans. ED-26, pp. 453-461 (1979)
- [4] K. N. Ratnakumar and J. D. Meindl, "Short-Channel MOST Threshold Voltage Model", IEEE J. SC-17, pp. 937-947 (1982)
- [5] D. R. Poole and D. L. Kwong, "Two-Dimensional Analytical Modeling of Threshold Voltage of Short-Channel MOSFET's", IEEE Trans. EDL-5, pp. 443-446 (1984)
- [6] J. R. Pfister, J. D. Shott and J. D. Meindl, "Performance Limits of CMOS ULSI", IEEE Trans. ED-32, pp. 333-343 (1985)
- [7] P. S. Lin and C. Y. Wu, "A New Approach to Analytically Solving the Two-Dimensional Poisson's Equation and its Application in Short-Channel MOSFET Modeling", IEEE Trans. ED-34, pp. 1947-1956 (1987)
- [8] J. S. Brugler, and P. G. A. Jespers, "Charge pumping in MOS devices", IEEE T-ED, V. ED-16, pp. 297-302, 1969
- [9] G. Groeseneken, H. E. Maes, N. Beltran, and R. F. De Keersmaecker, "A reliable approach to charge-pumping measurements in MOS transistor", IEEE T-ED, V. ED-31, pp. 42-53, 1984
- [10] M. G. Ancona, N. S. Saks, and D. McCarthy, "Lateral distribution of hot-carrier-induced interface traps in MOSFET's", IEEE T-ED, V. 35, pp. 2221-2228, 1988
- [11] T. Poorter, and P. Zoesbergen, "Hot carrier effects in MOS transistors," in IEDM Tech. dig., pp. 100-103, 1984
- [12] P. Heremans, J. Witters, G. Groeseneken, and H. E. Maes, "Analysis of the charge pumping technique and its application for the evaluation of MOSFET degradation", IEEE T-ED, V. 36, pp. 1318-1335, 1989
- [13] C. Hu et al., "Hot electron induced MOSFET degradation," IEEE T-ED, V. 32, pp. 375-385, 1985
- [14] F. C. Hsu, and S. Tam, "Relationship between MOSFET degradation and hot-electron induced interface state generation" IEEE EDL, V. 5, pp. 50-53, 1984
- [15] A. Hiroki et al., "A mobility model for submicrometer MOSFET simulation including hot-carrier induced device degradation," IEEE T-ED, V. 35, n. 9, pp. 1487-1493, Sept, 1988
- [16] W. Weber et al., "Dynamic degradation in MOSFET's-Part I: The Physical Effect", "-Part II: Application in the circuit environment," IEEE T-ED, V. 38, n. 8 pp. 1852-1867, Aug. 1991
- [17] J. J. Sanchez et al., "Hot-electron resistant device processing and design a review," IEEE T-SM, V. 2, n. 1, pp. 1-8, Feb. 1989
- [18] T. Liou et al., "Hot-electron-induced degradation of conventional minimum overlap, LDD and DDD N-channel MOSFET's," IEEE circuit & device mag., V. 4, n. 2, pp. 9-15, March 1988
- [19] I-C Chen et al., "The effect of hot-carrier stressing in gate-oxide integrity in MOSFET's," IEEE T-ED, V. 35, n. 12, pp. 2253-2258, Dec. 1988
- [20] M. Davis et al., "Gate oxide charge-to-breakdown correlation to MOSFET hot-

Submicron MOSFET의 2차원적 모델링에 관한 연구

- electron degradation," IEEE EDL, V. 9, n. 4, pp. 183-185, Apr. 1988
- [21] B. Doyle, G. J. Dunn, "Dynamic hot-carrier stressing of reoxidized nitrided oxide" IEEE EDL, V. 12, n. 2, pp. 63-65, Feb. 1991
- [22] J. S. Cable, J. C. S. Woo, "Hot-carrier-induced interface state generation in submicrometer reoxidized nitrided oxide transistor stressed at 77K," IEEE T-ED, V. 38, n. 12, pp. 2612-2618, Dec. 1991 (1992년 9월 29일 접수)



**홍순석**

1945년 12월 21일생. 1971년 2월 인하대 전자공학과 졸업. 1974년 2월 인하대 전자공학과 대학원 석사졸업. 1993년 현재 홍익대 전자전산기공학과 부교수.



**이정일**

1954년 9월 17일생. 1985년 2월 서울산업대학 졸업. 1988년 2월 건국대 전자공학과 석사. 1993년 현재 홍익대 전자공학과 박사과정.



**임행삼**

1966년 3월 1일생. 1990년 2월 홍익대 전자공학과 졸업. 1993년 현재 홍익대 전자공학과 박사과정.



**여정현**

1969년 11월 15일생. 1992년 2월 경원대 전자공학과 졸업. 1993년 현재 홍익대 전자공학과 석사과정.