

# CMOS VLSI를 위한 연속시간의 OTA-C Elliptic 필터 설계

正會員 申 建 淳\*

## Design of Continuous-Time OTA-C Elliptic Filter for CMOS VLSI

Gun Soon Shin\* *Regular Member*

### 요 약

본 논문에서는 차단주파수가 4MHz인 연속시간의 5차 OTA-C Elliptic filter를 설계하였다. 설계된 필터는 OTA-C구조로서 5개의 OTA, 8개의 커패시터와 1개의 완충기로 구성하였다. OTA의 기생커패시턴스 및 Loading에 의한 특성저하를 방지하기 위해 완충기와 커패시터를 설계하여 연결시켰고, 이로 인해 주파수특성은 원래의 설계조건, 즉 통과대역 감쇠 0.2dB이하, 저지대역 감쇠 30dB와 차단주파수 4MHz를 모두 만족시켰으며, 차단특성은 이론적인 경우보다 약 7dB 만큼 더욱 특성이 개선되었다.

### ABSTRACT

Design of a continuous-time fifth-order OTA-C Elliptic filter for operation at 4MHz is presented. The filter has been realized by five OTAs, eight capacitors and a buffer as an OTA-C structure. To prevent decreasing of characteristics due to the parasitic capacitance of OTA and loading a buffer and a capacitor have been connected to the next of second section. As the result the frequency characteristics were found to be essentially within specifications : less than 0.2dB passband attenuation, 30dB stopband attenuation and 4MHz cut-off frequency have been obtained and the characteristic of cut-off region has been improved about 7dB compared with it of the theoretical case.

### I. 서 론

신호처리를 위한 각종 회로 설계에 있어서 아날로

그와 디지털 회로를 CMOS 공정기술을 이용하여 동일 칩상에 집적하여 시스템을 소형화하는 추세이다. 아날로그 신호를 처리하는 방법으로써 스위치드-커패시터 필터와 MOSFET-C 필터를 이용한 방법이 사용되어 왔지만, 이 방법들은 고주파수에서 고조파 잔음 및 선형 저항성등에 의한 동적범위(dynamic

\*金烏工科大学 電子工學科  
Dept. of Electronic Engineering,  
Kum-Oh National Institute of Technology  
論文番號 : 92-105 (接受 1992. 1. 9)




그림 2.1 OTA 내부회로  
Fig. 2.1 The internal circuit of OTA

range)가 감소되고 Op Amp의 고주파수특성이 나빠 cascode 방식을 이용하여 고주파수에서 신호처리를 할 수 있는 증폭기를 설계해야 한다.[1~3] 한편 고주파 신호를 처리하기 위해 완전 대칭형 구조를 갖는 회로를 설계하였지만 이 또한 Op Amp의 특성에 의해 아직도 소자를 많이 필요로 한다.

이러한 문제점을 해결하기 위해 고주파 신호처리가 가능토록 OTA(Operational Transconductance Amplifier)를 설계하고 현재 일반적으로 [4] [5]에서 사용한 gyrator-capacitor 기법을 이용해서 Chebyshev 필터를 설계하지 않고 통과대역과 저지대역에 ripple이 존재하고 다른 필터함수 Chebyshev, Butterworth 보다 차단특성이 우수하며, 소자수가 작게 필요로 하는 타원(Elliptic) 함수를 이용하여 5차 저역통과 필터를 설계한다.

## II. CMOS OTA의 설계[6]

그림 2.1[6]에서 N-채널 트랜지스터 M1과 M2는 source-coupled pair 이고, M3과 M2의 드레인 전류는 각각의 cascode current mirror M1~M6와 M7~

M10으로 반사되고, M12의 드레인 전류는 M14로 반사된다. 그리고 나머지 소자 M15와 M16은 차동입력단을 바이어스 시키는데 사용된다.

그림 2.1에서 cascode current mirror의 소자 크기가 동일하고, M1, M2 소자크기가 동일할때 출력전류 Iout은

$$I_{out} = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L}\right)_{1,2} V_{in} \sqrt{\frac{2I_{ss}}{\mu_n C_{ox}} - V_{in}^2} \quad (2.1)$$

이다. 여기서  $\mu_n$ ,  $C_{ox}$ 는 트랜지스터 M1과 M2의 전이동도, 산화커패시턴스(oxide capacitance)이고, W, L은 M1과 M2 트랜지스터의 게이트 폭과 길이,  $V_{in}$ 은 OTA의 입력전압,  $I_{ss}$ 는 source-coupled pair의 전류이다.

$$\text{식(2.1)에서 } |V_{in}| \leq \frac{I_{ss}}{\frac{\mu_n C_{ox}}{2} \left(\frac{W}{L}\right)_{1,2}}$$

의 범위내에서 전체 전달콘덕턴스는 입력전압에 비례하여

$$R_m = g_{m1,2} = \frac{\mu_n C_{ox}}{2} \left( \frac{W}{L} \right)_{1,2} \quad (2. 2)$$

와 같고, 출력저항은 다음과 같이 표시된다.

$$g_0 = (r_{ds9} + r_{ds10} + r_{ds9}r_{ds10}g_{m9}) // (r_{ds14} + r_{ds13} + r_{ds14}r_{ds13}g_{m14}) \quad (2. 3)$$

여기서  $r_{ds}$ 들은 드레인저항이고,  $g_m$ 들은 전압제어 전류원(voltage-controlled current source; VCCS)에 의해서 나타낼 수 있는 전달콘덕턴스이다.

표 2.1 그림2.1의 트랜지스터 크기  
Table. 2.1 The transistor size of Fig. 2.1

트랜지스터	W/L [ $\mu$ /m]
M <sub>1</sub> , M <sub>2</sub>	100/3
M <sub>3</sub> ~ M <sub>10</sub>	3/3
M <sub>11</sub> ~ M <sub>14</sub>	3/9.8
M <sub>15</sub> , M <sub>16</sub>	25/10

[3], [7, 8]에서 나타난 OTA의 일반적인 특성과 본 논문에서 사용될 주파수영역을 고려하여  $I_{ss} = 37\mu A$ 로 하고 고주파수에서 OTA의 주파수특성을 저하시키는 기생 커패시터(parasitic capacitor)를 최소화하기 위해 M<sub>3</sub>~M<sub>14</sub> 소자의 WxL을 최소로 스케일링하였을때 트랜지스터들의 크기를 표 2.1에 나타냈으며, 설계된 CMOS OTA의 dc 바이어스 조건이  $V_{DD} = -V_{SS} = 5V$ ,  $V_b = -3.5V$ 이고, 표 2.2와 같이 VLSI가 가능한  $3\mu m$  n-well CMOS 공정 parameter를 이용할 때 표 2.3과 같은 OTA특성[6, 7]을 시뮬레이션 결과 얻을 수 있다.

표 2.2.  $3\mu m$  n-well CMOS 공정 parameter  
Table. 2.2 The parameters of  $3\mu m$  n-well CMOS process  
\*\*\*\*\* PMOS LEVEL 2 \*\*\*\*\*

· MODEL PE PMOS(VTO=-0.7 TOX=54N NSUB=5.5E15 XJ=0.7U LD=0.56U+UO=220 UCRIT=6E4 UEXP=0.3 UTRA=0.3 JS=7.75E-5 +PB=0.88 CGBO=1.04E-10 CGSO=2.85E-10 RSH=70 CJSW=1.7E-10+VMAX=2.2E4 NEFF=2.0 LEVEL=2)

\*\*\*\*\* NMOS LEVEL 2 \*\*\*\*\*

· MODEL NE NMOS(VTO=0.71 TOX=54 NSUB=8E14 XJ=0.4U LD=0.32U+UO=660 UCRIT=7E4 UEXP=0.3 UTRA=0.3 JS=7.75E-5 PB=0.88+CGBO=1.04E-10 CGSO=2.85E-10 CGDO=2.85E-10 RSH=30+CJSW=3.8E-11+VMAX=5E4 NEFF=3.5 LEVEL=2)

\*\*\*\*\* NMOS LEVEL 2 \*\*\*\*\*

표 2.3. CMOS OTA의 특성  
Table. 2.3 The characteristics of CMOS OTA

Design Parameter	Values
Low-Frequency Open-Loop Gain	61 dB
3dB Cut-off Frequency	5 MHz
Unity-Gain Frequency	1 GHz
CMRR	87.4 dB(Low frequency)
PSRR : $V_{DD}$	96 dB(Low frequency)
$V_{SS}$	48.8 dB(Low frequency)
Input Offset Voltage	0.88 mV
Power Dissipation	0.787 mW
Output Resistance	5.585 M $\Omega$

### III. 5차 저역통과 Elliptic OTA-C 필터 실현

Sampling 주파수가 8.5MHz인 video 주파수 신호 [4, 9]를 처리하기 위해 통과대역 감쇠(減衰)가 0.2dB이하, 저지대역 감쇠가 30dB, 규준화된(normalized) 저지역 주파수가 1.2 rad/s이고 이득이 1인 함수를 고려할 때 Chebyshev 필터 함수는 7차이고, Elliptic 필터 함수는 5차이다. 이것은 Elliptic 필터 함수를 이용하면 2차블럭 1개를 삭제, 즉 OTA 2개, 커패시터 3개를 감소시킬 수 있다[10]는 것을 의미하므로 Elliptic 필터 함수로써 실현한다. 그리고 5차 저역통과 Elliptic OTA-C 필터를 실현하는 방법으로써 종속연결법[6], LC 제자형 수동회로로부터 signal flow graph를 이용한 방법[11] 및 gyrator-capacitor를 이용한 방법[4, 5]등이 있으나 표3.1과 같이 소자수면에서 유리한 종속연결법으로 설계한다. 먼저 5차 저역통과 Elliptic 필터 함수를 구하고, 동적범위를 최대화하기 위해 극점-영점결합과 종속연결순서를 정하면[6, 12~14]

$$H(s) = 0.2682674 \left( \frac{s^2 + 2.9683674}{s^2 + 0.6666117s + 0.7963163} \right) : H_1 \quad (3.1)$$

$$\times 0.7048633 \left( \frac{s^2 + 1.5211268}{s^2 + 0.1377817s + 1.0721864} \right) : H_2 \quad (3.2)$$


$$\times 0.6521454 \left( \frac{1}{s^2 + 0.6521454} \right) : H_0 \quad (3.3)$$

와 같다. 위 식들을 그림 3.1과 같이 [10]에서 제시한 1차 OTA-C 구조와 2차 OTA-C 구조로써 실현했다 [10].


표 3.1 5차 저역통과 Elliptic OTA-C 필터 실현 방법에 따른 소자수 비교

Table. 3.1 The comparisons of elements according to the realization of 5th-order lowpass Elliptic OTA-C filter

구분	소자	OTA	커패시터	완충기
종속연결법		5 개	7 개	1
SFG를 이용한 방법		7 개	7 개	-
gyrator-capacitor를 이용한 방법		11개	9 개	-



(a)



(b)

그림 3.1 OTA-C 구조 :

- (a) 1차 저역통과 OTA-C 구조
- (b) 2차 대역저지 OTA-C 구조


Fig. 3.1 OTA-C structures :

- (a) first order lowpass OTA-C structure
- (b) second order band-reject OTA-C structure.

그림 3.1에서 그림 3.2와 같은 이상적인 OTA 등가 모델을 이용할 때 그림 3.1(a)와 (b)의 전달함수는 각각 다음과 같다.

$$\frac{V_o}{V_i} = \frac{g_m}{sC + g_m} \quad (3.4)$$

$$\frac{V_o}{V_i} = \frac{C_2}{(C_2 + C_3)} \frac{S^2 + g_{m1} g_{m2} / C_1 C_2}{S^2 + s g_{m2} / (C_1 + C_3) + g_{m1} g_{m2} (C_2 + C_3)} \quad (3.5)$$



따라서 이상적인 경우에 5차 저역통과 Elliptic 필터는 그림 3.3과 같이 실현될 수 있다.

그림 3.2 OTA의 등가모델(이상적인 경우)  
Fig. 3.2 Equivalent model of OTA




그림 3.3 5차 저역통과 Elliptic OTA-C 필터 : (a) H1블럭, (b) H2블럭, (c) H0블럭  
Fig. 3.3 Fifth order lowpass Elliptic OTA-C filter : (a) H1Block, (b) H2Block, (c) H0Block

### IV. 실제적인 5차 저역통과 Elliptic OTA-C 필터 설계

그림 3.3의 5차 저역통과 필터는 이상적인 OTA, 즉 입력임피던스가 무한대이고, 출력저항이 무한대이며, 기생커패시턴스가 전혀 존재하지 않는 경우이다. 그러나 고주파수 영역에서 출력저항과 기생커패시턴스에 의해 필터 특성이 저하된다. 그림 3.3에서 1차 모델을 사용하여  $H_1$ 과  $H_2$ 블럭, 그리고  $H_0$  블럭에 대한 회로를 그림 4.1에 나타내었다.




그림 4.1 1차 모델을 사용한 실제회로 :  
 (a) 그림 4.4 (a), (b)의  $H_1$ 과  $H_2$  블럭에 대한 회로.  
 (b) 그림 4.4 (c)의  $H_0$  블럭에 대한 회로

Fig. 4.1 Practical circuit using 1st Model :  
 (a) The circuit of  $H_1$  and  $H_2$  block for Fig.3.3 (a) and (b).  
 (b) The circuit of  $H_0$  block for Fig.3.3(c)

그림 4.1에서  $C_i$ 는 입력커패시터,  $R_o$ 는 OTA의 출력저항을 나타내고,  $C_p$ 는 OTA 출력 커패시터와 기생커패시터를 포함한 것이다. 그림 4.1에 대한 전달함수는 다음과 같다.

$$\frac{V_o}{V_i} = \frac{N(s)}{D(s)} \quad (4.1)$$

여기에서  $H_1$ 과  $H_2$ 블럭은  
 $D(s) = s^2 [(C_{p2} + C_{11} + C_{12} + C_2 + C_3) (C_{p1} + C_{12} + C_1) + C_1 s^2] + s [g_{o1} (C_{p2} + C_{11} + C_{12} + C_2 + C_3) + g_{o2} (C_{p1} + C_{12} + C_1) + g_{m2} C_{12} + g_{m2} (C_{p1} + C_{12} + C_1) + g_{m1} C_{12}] + g_{o1} g_{o2} + g_{m1} g_{m2} + g_{m1} g_{m2}$  이고,  $N(s) = s^2 [C_2 (C_{p1} + C_{12} + C_1) + C_1 (C_{p1} + C_{12} + C_1)] + s [C_2 g_{o1} + (C_{11} g_{o1} + C_{12} g_{m1}) + g_{m1} g_{m2}]$ 와 같고,  $H_0$  블럭은  $D(s) = s(C_p + C_i + C_i + g_o)$  이고,  $N(s) = sC_i$ 이다. 한편  $g_m$  값도 고주파수에서 감소하기 때문에 더욱 복잡한 함수가 된다. 위 식들을 보면 원래의 함수, 식(3. 4)와 식(3. 5)와는 매우 상이하며, 특히 고주파수에서는 특성이 매우 달라지게 된다는 것을 알 수 있다. 그림 4.2는  $H_1$ ,  $H_2$ ,  $H_0$  각 단에 대한 이론적인 특성(이상적인 OTA의 경우)과 표 2.2의 CMOS 공정과파라미터를 적용하여 그림 3.3의 각단을 시뮬레이션한 특성을 비교한 것이다. 그림 4.2(a)에서 보면, 통과대역에서는 거의 이상적인 경우와 일치하지만 7MHz 부근에서는 대략 17dB의 차이가 있고, 그림 4.2(b)에서는 통과대역에서 6dB의 차이가 있으며, 저지역 특성도 나쁘다. 그림 4.2(c)에서는 거의 동일한 값을 얻을 수 있었다.


이러한 상이한 특성 때문에 통과대역의 특성이 나빠지고, 저지역 역시 특성이 나빠진다. 더군다나  $H_1$ 과  $H_2$  블럭이 연결되면  $C_2$ 에 의한 Loading 현상 때문에 특성이 더욱 나빠진다.

따라서 이러한 문제점을 해결하기 위해 다음 사항을 고려해야 한다.


- (1) Loading 현상을 방지하기 위한 완충기 설계
- (2) 통과대역과 저지대역특성을 향상시키기 위한 설계

### V. 완충기 설계

그림 5.1은 완충기로서 출력이 부궤환되어 이득이 1이 된다.  $C_C = C_L = 10pF$ 이고  $V_{DD} = -V_{SS} = 5V$ 이며, 궤환이 되지 않은 경우 표 5.1의 소자크기를 이용하여 시뮬레이션한 특성 결과를 표 5.2에 나타내었다.



(a)



(b)




그림 4.2 이상적인 경우와 실제적인 경우의 주파수특성 :

(a) H<sub>1</sub> 블럭, (b) H<sub>2</sub> 블럭, (c) H<sub>0</sub> 블럭

[■ : 이상적인 경우, □ : 실제적인 경우]

Fig. 4.2 The Comparisons of Frequency Characteristics between ideal and practical case : (a) H<sub>1</sub> Block, (b) H<sub>2</sub> Block, (c) H<sub>0</sub> Block

[■ : ideal case, □ : practical case]




그림 5.1 완충기 내부회로  
Fig. 5.1 Internal circuit of Buffer

표 5.1 그림 5.1의 소자 크기

Table 5.1 The size of transistors for Fig.5.1

소자	W/L(μm)
M <sub>1</sub> , M <sub>2</sub>	600 / 3
M <sub>3</sub> , M <sub>4</sub>	21 / 3
M <sub>5</sub>	6 / 3
M <sub>6</sub>	182 / 3
M <sub>7</sub>	32 / 3
M <sub>8</sub>	4.5 / 3
M <sub>9</sub>	3 / 15
M <sub>10</sub>	3 / 3



표 5.2 그림 5.1에서 부궤환되지 않을 경우의 특성 ( $V_{DD} = -V_{SS} = 5V, C_L = 10pF$ ).

Table. 5.2 The characteristics of Fig. 5.1 without negative feedback.

Design Parameter	Performance characteristics
Low-Frequency Open-loop Gain	65B
Unity-Gain Frequency	60 MHz
Slew Rate	7 V / $\mu$ s
CMRR (Low Freq.)	80 dB
PSRR (Low Freq.)	80 dB
Phase Margin	70°
Offset Voltage	0.63 mV
Power dissipation	4.97 mW

### VI. 필터 특성 시뮬레이션 및 고찰

4장에서 발생되는 문제점을 해결하기 위해 그림 3.3을 그림 6.1과 같은 회로로 구성하였고 소자값을 표 6.1에 나타내었으며, 그림 6.2는 표 6.1에 주어진 값을 이용하여 표 2.2의 CMOS 공정 파라미터를 적용하여 전체회로를 시뮬레이션한 결과(실제적인 경우)와 이상적인 경우와 비교해 놓은 것이다.

그림 6.2에서 알 수 있듯이 통과대역에서 기생저항과 커패시터에 의해 특성이 이상적인 경우와 거의 일치하였고(0.2dB), 차단영역에서는 표 6.1과 같이 BUFFER 단의  $C_{C8}$ 에 의해 차단특성을 이상적인 경우보다 약 7dB만큼 좋게할 수 있었다. 그림 6.3은 그림 5.1의 BUFFER에 표 6.1에서 명시된 부하커패시터  $C_{C8} = 270pF$ 를 사용했을 때의 주파수특성 곡선이다.

### VII. 결론

본 연구에서는 CMOS VLSI 가능한 video 주파수 신호처리용 5차 저역통과 Elliptic 필터를 종속연결법에 의한 OTA-C 구조로써 실현하였다. 그 결과 일반적인 방법에 의해 설계된 스위치드-커패시터 필터와 MOSFET-C 필터에서 저항에 의해 기인되는 소자수가 줄어들었고, SFG를 이용한 OTA-C 필터 및 gyrator-capacitor를 이용한 OTA-C 필터보다 소자수




그림 6.1 5차 저역통과 Elliptic 필터

Fig. 6.1 5th-order lowpass Elliptic Filter

표 6.1 그림 6.1의 소자값 [단위: pF,  $\mu / \Omega$ ]:  
 $V_{DD} = -V_{SS} = 5V, V_b = -3.5V$

Table. 6.1 The element values of Fig.6.1]

[dim: pF,  $\mu / \Omega$  :

$V_{DD} = -V_{SS} = 5V, V_b = -3.5V$ )

블럭	소자	소자값
H <sub>1</sub>	$g_{m1}, g_{m2}$	200
	$C_1$	6.66
	$C_2$	3.20
	$C_3$	8.74
BUFFER	$C_{C8}$	270
H <sub>2</sub>	$g_{m1}, g_{m2}$	200
	$C_4$	1.02
	$C_5$	40.71
	$C_6$	17.05
H <sub>0</sub>	$g_m$	200
	$C_7$	12.20




그림 6.2 주파수특성 곡선 :

- (a) 실제적인 경우의 특성 (\*)
- (b) 이상적인 경우의 특성 (-)

Table. 6.2 Frequency characteristic curves :

- (a) practical characteristic (\*)
- (b) ideal characteristic (-)




그림 6.3 Buffer단 주파수 특성[부하커패시터 270pF]  
 Fig. 6.3 frequency characteristics of buffer stage[load Capacitor 270pF]

가 표 3.1에서 보는 바와 같이 줄어들었으며 통과대역 4MHz에서 0.2dB 감쇠가 있었고, 차단영역 4.5MHz에서 30dB 감쇠가 있었으며, 차단특성은 BUFFER 부하커패시터로 인해 약 7dB 만큼 더욱 특성이 좋게되어 필터요구조건들을 모두 만족시켰다. 이와같은 필터특성은 Op Amp를 이용한 고주파수 신호처리에서 발생하는 문제점, 즉 대역폭의 협소 및 대역폭 확장에 따른 소자의 크기 확대등을 해결할 수 있는 것으로 판단되며 이 연구를 토대로 video 주파수를 처리하는데 적용할 것이고, 칩 제조과정에서 발생하는 tolerance와 aging등에 의해 필터링 특성이 저하되는 것을 고려하여 정확한 필터링 특성을 계속적으로 유지시키기 위한 자동동조회로(automatic tuning circuit)설계를 더욱 할 것이다.

### 참 고 문 헌

1. R. Castello and P.R.Gray, "Performance Limitations in Switched-Capacitor Filters," IEEE Trans. Circuits and Systems, vol. CAS-32, no.9, pp.865-876, Sept. 1985.
2. M.Banu and Y.Tsividis, "Fully Integrated Active RC E Filters in MOS Technology," IEEE J. Solid-State Circuits, vol.SC-18, no.6, pp. 644-651, Dec.1983.
3. Y.Tsividis and P. Antognetti, Design of MOS

- VLSI Circuits for Telecommunications, Prentice-Hall, Englewood Cliffs, N.Y., 1985.
4. Francois Krummennacher and Norbert Joehl, "A 4-MHz CMOS Continuous-Time Filter with On-Chip Automatic Tuning," IEEE J. of Solid-State Circuits, vol.23, no.3, pp. 750~758, June 1988.
5. Bram Nauta, "A CMOS Transconductance-C Filter Technique for very High Frequencies," IEEE J. of Solid-State Circuits, vol. 27, no.2, pp.142~153, Feb. 1992.
6. 신건순, OTA-C 구조를 갖는 5차 elliptic 필터의 설계 및 특성비교, 전북대학교 박사학위 논문, 1989.
7. 신건순, CMOS VLSI를 위한 연속시간의 OTA-C Elliptic 필터설계, 한국과학재단연구보고서(901-0801-00701), 1991, 3.
8. W.G.Jung, IC Op-amp Cookbook, Haward W. Sans, Indiana, 1974.
9. John Watkinson, The Art of Digital Video, Focal Press, London & Boston, 1990.
10. Y.T.Shin, Design of CMOS OTA and OTA-C Filters for VLSI, Chonbuk National University, M.S. thesis, 1989.
11. A.C. Queiroz, L.P.Caloba and E.Sanchez-Sinencio, "Signal Flow Graph OTA-C Integrated Filters," ISCAS, pp. 2165~2168, 1988.
12. A.S.Sedra and P.O.Brackett, Filter Theory and Design: Active and Passive, Matrix publishers, Illinois, 1978.
13. E.Leuder, "A Decomposition of a Transfer Function Minimizing Distortion and in Band Losses," Bell Syst. Tech. J., vol.49, 1970.
14. Halfin, "An Optimization Method for Cascade Filters," Bell Syst. Tech. J., vol.49, pp. 185-190, Feb., 1970.

※이 연구는 1990년도 한국과학재단 연구비 지원에 의한 결과임. 과제번호 901-0801-007-1



申 遵 淳(Gun Soon Shin) 正會員

1944年 8月 8日生

1972年 3月 : 漢陽大學校 電氣工學  
科 卒業

1983年 8月 : 全北大學校 大學院 電  
氣工學科(석사)

1988年 8月 : 全北大學校 大學院 電  
氣工學科(박사)

1984年 8月 ~ 현재 : 금오공과대학 전자공학과 부교수