

半導体・表示素子の技術展望

반도체의 기술동향은 미세화에 의한 고집적화의 측면, 고속화, 저소비전력화를 통하여 급속히 진전되고 있어, 반도체의 기술혁신은 한층 가속화될 것으로 예상된다. 특히 프로세스 드라이버로써 위치하고 있는 DRAM의 개발성과는 그 후 메모리 이외의 제품에도 수평전개되어, 장래의 반도체 개발의 道標가 되고 있다.

현재, DRAM 시장은 1Mbit DRAM에서 4Mbit DRAM으로의 이행기에 있다. 또한 4Mbit 의 4 배의 기억용량을 갖는 16Mbit 기종의 Commercial 샘플 출하도 이미 개시되고 있다. 또한 금년 2월에 개최된 ISSCC(國際固體回路會議)에서는, 東芝, 富士通, 三菱電機, 松下電器 4사가 64Mbit DRAM의 개발을 발표했다.

반도체 메모리의 개발은 기억용량이 4배 증가했으나 3년의 개발기간을 요구한 것이 현재까지의 개발 싸이클이었는데, 최근의 개발상황을 살펴보면 그 개발스피드는 가속화되고 있어, 업계관계자는 금세기중에는 G-bit 시대에 돌입할 것이라고 한다.

1) 8" 실리콘 웨이터 採用

현재 주류를 이루고 있는 것은 4Mbit DRAM의 디자인 룰은 1.0~0.8미크론이다. 차세대의 16Mbit DRAM의 디자인 룰은 1.0~0.8미크론이다.

차세대의 16Mbit DRAM은 0.6~0.5미크론이 채용되어, Sub미크론에서 Half 미크론시대로

돌파했다. 개발발표가 있었던 64Mbit DRAM은 0.4미크론이 채용되고 있다. 양산시의 0.3미크론 프로세스에 대한 연구개발도 각사가 추진하고 있다. 한편 대용량화에 따른 칩사이즈도 커짐에 따라, 생산성을 향상시키기 위하여, 16Mbit DRAM에서 각사 모두 8인치실리콘 웨이퍼의 채용을 결정하고 있다. 차차세대의 16Mbit DRAM은 One Chip상에 약 1억 4,000만 소자를 집적, 신문 약 250Page분의 정보를 기록할 수 있는 超超 LSI이다.

今回에 개발한 4사중 東芝, 松下電器가 엑시머 레이저, 富士通, 三菱電機가 i線露光技術을 이용했다. 각사는 메모리 셀구조와 회로패턴을 연구하여 셀 사이즈·칩 사이즈의 축소와 고속 액세스시간을 달성하고 있다. 日立製作所는 작년 6월에 EB(電子빔)露光을 이용한 64Mbit DRAM의 개발을 발표했다.

금년의 ISSCC에서 발표된 64M DRAM의 比較

項目	東芝	三菱	富士通	松下
프로세스	0.4/ μ m 2層Aℓ	0.4/ μ m 2層Aℓ	0.4/ μ m 2層Aℓ	0.4/ μ m 2層Aℓ
셀구조	Trench型 Stack	Stack	Stack	Stack
셀사이즈	0.9×1.7 $= 1.53/\mu\text{m}^2$	1.0×1.7 $= 1.70/\mu\text{m}^2$	1.0×1.8 $= 1.80/\mu\text{m}^2$	1.0×2.0 $= 2.0/\mu\text{m}^2$
칩사이즈	9.2×19.13 $= 176.4\text{mm}^2$	12.5×18.7 $= 223.8\text{mm}^2$	11.27×19.94 $= 224.7\text{mm}^2$	10.85×21.60 $= 234.4\text{mm}^2$
액세스타임	33ns	45ns	40ns	50ns
電源	3.3V	3.3V	3.3V	3.3V

東芝의 64Mbit DRAM은 64M Word×1bit/16M Word×4bit 구성품으로 액세스 시간은 32ns로 추정된다. 셀구조는溝의 측면에 絶緣膜을 형성, 근접하는 메모리 셀과의 電荷의 leak를 방지함과 함께, 溝속에 Capacitor를 채운 3차원 구조를 채용, Capacitor부와 트랜ジ스터부를 비대칭으로 배치할 수 있는 AST셀에 의해, 1.53m²미크론으로 작은 셀면적을 실현했다.

富士通은 독자적인 펀형 Stacked Capacitor 셀 구조를 이용했을 뿐만 아니라, 칩내부에서는 병렬로 64bit의 데이터를 동시에 Reading 할 수 있는 데이터버스 배선구조, 새로운 전류검출형 앤�프회로의 개발 등에 의해 동작의 고속화를 도모했다.

三菱電機는 轉荷를 기억하는 電極을 上下 두 개의 전극에 끼우는 Stack型 셀의 개량판 Dual Cell Plate (PCP) Cell을 채용했다. 또한 데이터 출력선, Match 라인을 겸용, 差動Amp, Comparator를 겸용하여, 多數의 bit를 일괄 테스트할 수 있는 독자적인 Match Line Test (MMT) 방식을 이용하여 액세스 시간 45ns(電源電壓 3.0V實溫)을 달성했다.

松下電器는 메모리 셀의 콘덴서 下部電極中에上下 2段의 터널狀의 구멍을 전체에 형성했다. 콘덴서의 表面積을 증가시키는 독자적인 터널 구조형 Stack cell을 이용하여 16Mbit DRAM과 같은 35FT의 고용량을 실현했다.

今後의 반도체개발은 고집적화를 위한 프로세스기술의 과제 극복과 함께, System On Chip화와 칼륨 비소를 이용한 초고속·초광대역화, 아날로그 디지털 混在化, 파워 회로부의 고집적화 등의 추진이 예상된다.

브라운관, 液晶, Plasma, 형광표시관, Electro Luminescence, LED 등 전자디스플레이 디바이스 장치는 시각정보를 전달하는 수단으로써 중요성이 높아짐과 함께, 대화면·박형·경량화 또한 기본성능인 視認性의 향상을 도모하기 위한 기술혁신이 추진되고 있다.

2) 表示能力 급속히 向上

최근 수년동안 機器의 소형·박형·경량화에 대응하여 液晶, Plasma, 형광표시관, Electro Luminescence 등 Plat 디스플레이가 주목되고 있다. 기술혁신에 의하여 표시능력·品位가 브라운관에 접근하는 등, 급속히 향상함에 따라 종전에 브라운관을 사용하던 분야로 침투하면 동시에 브라운관에서는 실현할 수 없는 새로운 제품·수요를 창출할 가능성을 숨기고 있다. 즉 Plat 디스플레이 기술은, 사회환경과 생활스타일을 크게 변경하는 Key Technology Component라고 해도 과언은 아니다.

3) 2端子와 3端子 素子

특히 주요메이커가 개발경쟁에 결전을 벌이는 것이 Active Matrix 液晶 디스플레이 (LCD)이다. Active Matrix LCD는 대별하면 2端子素子(다이오드)와 3端子素子(트랜지스터)가 있다. 2端子素子의 대표적인 것은 MIM (Metal Insulator Metal) 方式, 3端子素子는 TFT(薄膜 트랜지스터) 방식이 개발의 중심이 되고 있다.

2단자소자방식은 X, Y의 2단자 사이에 절연층을 끼워서 스위칭하는 구조인데, 화질도 단순 Matrix와 TFT의 중간에 위치한다고 일컬어지고 있다. 금후의 대형 Full 컬러화에의 대응에서는 제조 코스트면에서 우위로 일컬어지고 있는 세이코 엡손과 세이코 전자공업 뿐만 아니라, 三洋電機도 최근 本格 사업화를 확실히 했다. 화질도 기술혁신에 의해 향상되고 있어 현재 연구를 추진하고 있는 주요메이커의 진출도 현저하게 나타나고 있다.

3단자소자방식은 X, Y, 對向電極의 3단자간에 반도체를 개재하여, 스위칭하는 구조이다. 線數에 관계없이 고Contrast에서 고화질, 중간 표시가 가능하며, 응답속도도 빠르다.

코스트면도 금후의 프로세스 기술에 의하여 개선될 것으로 예상된다.

단순 Matrix 液晶도 마켓 볼륨의 확대와 함께 고화질화가 추진되어, TN에서 STN(Super

TN) DSTN(더블 STN) TSTN(Triple STN) FS TN(필름 STN)으로 이행하고 있다.

4) Hi-Vision 對應을 겨냥

Plasma 디스플레이는 대형화되기 쉽고, 自發光으로 밝고, 시야각이 넓다는 특징을 활용하여, 용도확대가 추진될 것으로 예상된다. 컬러화에 대해서도 기술적인 목표에서 장래의 하이버전 대응을 겨냥한 상품개발기 계속될 것으로 예상된다. 赤·綠·青의 3原色의 형광체를 이용하여, 휙도를 변경하여 동시에 발광시킴으로써, Full 컬러표시가 가능해질 것으로 예상된다. 형광체의 수명도 1만시간 이상을 확보할 수 있게 되었다.

5) 青色 LED의 實用化가 열쇠

Full 컬러화에의 대응은 형광표시관과 Electro Luminescence, LED 등에서도 개발이 추진될 것으로 예상된다. 이 Flat Display에서도 Full 컬러가 실현된다면, 그 용도는 크게 확대될 것으로 예상된다. 이미 형광표시관은 풀

컬러에 대한 기본적인 개발이 끝나, 용도개척에 대응하고 있다. Electro Luminescence에서도 멀티 컬러 탑업이 내년에도 실용화될 것으로 예상된다. LED는 青色 LED가 實用레벨의 휙도가 실현될 수 있을지, 없을지가 열쇠를 절 것으로 예상된다. 현재, 青色 LED는 휙도가 數 $10\text{m}\mu\text{Candela}$ 로 他色에 비교하여 1자리 이상이나 낮다. 4,5년후에는 赤, 緑 등의 LED와 동등한 휙도를 갖는 青色 LED가 개발될 것으로 예상된다.

한편, 전자디스플레이의 주력인 CRT 디스플레이도 高精細化, 대화면화가 추진될 것으로 예상된다.

특히 디스플레이용 CRT는 0.2mm대의 Dot 트리오 피치에 대한 Needs가 강력하여, 0.26mm, 더나아가서는 0.21mm로 초고정세로 향할 것으로 예상된다. 동시에 畫面의 Plat化에 의해, 유저의 작업성을 높일, 高解像度에의 어프로치와 인간공학적인 편리한 사용법의 추구에 대한 기술혁신은 금후 커다란 진보를 보일 것으로 예상된다.

