

패키징 신뢰도

李 填 焰

現代電子產業(株) 半導體研究所 技術管理部

I. 개요

최근 정보·산업 기기의 소형·경량화, 퍼스널화의 흐름 속에서 주로 부피의 축소가 생명인 소형 전자기기에 사용되는 대용량 IC memory의 小型化·超薄型에 대한 요구와 사용이 날로 확대되고 있는 시점에서 반도체 package(이하 "PKG"로 약칭함)도 고 신뢰성을 만족시키야 하므로 이의 보완책에 대한 관심이 높아지고 있다.

Plastic PKG는 silicon chip, lead frame(이하 "L/F"로 약칭함), 봉합수지 등의 재료들로 구성되는데 각각의 재료간 flexural modulus 및 열팽창 계수 차이로 인하여 aluminum pattern 변형 및 passivation crack, PKG crack 현상 등이 발생한다.

Passivation 및 PKG crack의 경우 수분에 대한 저항의 약화를 초래한다. 따라서, 본 보고서는 plastic IC PKG를 soldering 할 때 PKG crack을 유발시키는 수분에 관한 문제를 해결하기 위한 대처 방안을 요약·정리하였으므로 실제 공정 engineer에게는 큰 도움이 되지 않겠지만 신뢰성에 관심 있는 분들께는 약간이나마 도움이 되리라 기대해 본다.

II. Crack을 유발시키는 요인

1. 봉합수지 두께와 Chip Size와의 관계

일반적으로, 표면실장 PKG에서의 crack 발생 가능성에 대해서 Fukuzawa의 이론을 적용하는데 그의 이론에 의하면, crack 발생은 PKG 면적비(aspect ratio)와 관계가 있다고 주장하고 있다. 그림5에서와 같이

$$\text{Aspect ratio} = \frac{\text{Lead Frame Pad의 폭}}{\text{Lead Frame 하단부의 봉합수지 두께}} = \frac{a}{h}$$

로 정의하여 aspect ratio가 6이상이면 열응력을 받을 때 crack이 발생하기 쉽고 6이하일 때는 안전하다고 주장하지만 이는 aspect ratio가 6이상인 모든 PKG에서 항상 crack이 발생하지 않는다는 점에서 객관적으로는 인정되고 있지 않지만 plastic body의 두께가 두꺼울 수록 crack 발생율이 낮다.

그림1에서 보듯이 PKG가 위험영역에 있으면 crack 발생 가능성이 있다고 단정 할 수 있지만 약간의 예외도 있을 수 있다. PKG내부에 chip이 없거나 chip 크기가 작은 경우에는 crack이 발생하지 않지만, L/F pad와 봉합수지 사이의 열팽창 계수 mismatch가 더 크기 때문에 crack은 chip size가 크면 클수록 증가하고 특히, chip size의 각변이 160 Mils보다 크면 crack 문제를 반드시 고려하여야 한다.




그림 1. 봉합수지 두께와 L/F pad 면적을 기준으로 한 crack 발생 가능성을 결정하기 위한 guideline

다음의 그림2는 chip size와 L / F pad 하단부의 봉합수지 두께와의 관계를 나타낸 것으로 chip 하단부의 봉합수지 두께가 얕을수록 crack 발생 가능성이 크며 chip의 면적이 클수록 crack 발생 가능성은 지수함수적으로 증가한다.




그림 2. 수분이 포화된 상태의 PLCC PKG의 crack 발생 가능성에 대한 chip size와 봉합수지 하단부 두께와의 관계

2. 수분 흡수량

다음은 수분 흡수량과 PKG crack과의 관계를 알아보기 위하여 56 pin PQFP(plastic quad flat package) PKG를 reflow soldering을 시행하였다. 이러한 reflow를 시행한 PKG가 그림3의 "PKG crack 위험선"이상의 수분 함량 레벨을 가지면 crack 유발 가능성이 있다.




그림 3. 85°C에서 68 pin PLCCs의 수분 흡수량

또한, humidity(습도)를 변화시키면 수분을 흡수하는 레벨도 그림4에 나타난 것처럼 변하여 수분 레벨은 crack을 유발시키는 임계치(증량비로 수분의 0.1%)를




그림 4. PLCC PKG에서의 수분 흡수량과 상대습도와의 관계

초과할 수 있다.

여기서 한가지 중요한 것은 총 수분 함량만이 PKG crack을 결정하는 요소는 아니다. PKG가 수분으로 꽉 차 있으면 수분의 위치도 대단히 중요하다. 예를 들면 PKG 외곽에서의 흡수가 중심부쪽의 수분 흡수보다 중요하지 않다.

3. Lead Frame Design

수분은 L / F와 봉합수지 사이의 gap을 통하여 침투하게 되며 그 원인은 봉합수지와 L / F 사이의 약한 contact, trimming과 forming동안의 stress로 인한 PKG cracking 그리고 봉합공정 후의 L / F pad의 불안정 및 이동으로 인하여 발생한다.

이의 방지를 위해 아래의 방법들을 들 수 있다.

- (1) Pad supporting bar의 cutting point를 half etching 함으로써 PKG에 대한 stress를 감소시키는 것이다.
- (2) 내부 lead를 길고 skinny하게 design함으로써 PKG내부로의 수분침투를 어렵게 한다.
- (3) L / F pad의 뒷면에 half etch pattern을 줌으로서 봉합수지와의 접착을 강하게 한다.
- (4) 봉합수지와의 접착력이 우수한 nickel을 Cu L / F에 도금한다.
- (5) Supporting bar에 half etch groove를 줌으로써 supporting bar로부터의 수분유입을 방지한다.
- (6) L / F pad 모서리를 강하게 고정시킬 수 있도록 형태를 준다.
- (7) 각 lead에 V-notch를 줌으로써 수분 침투를 최대한 차단한다.

Die 구조 및 PKG 형태에 따라서 L / F의 형태를 적절하게 design하여야 stress로 인한 수분 침투를 효과적으로 방지할 수 있다.

앞에서 열거한 요인들 중에서 수분과 chip size가 crack 발생 여부의 가장 중요한 요소이다.

III. Aluminum Bonding Pad의 부식이 Crack에 미치는 영향

Chip 표면과 봉합수지 사이에 수분이나 ion 불순물이 존재하면 thermal cycling 시 봉합수지의 유리질 천이 온도(T_g)보다 훨씬 높은 온도로 가열되기 때문에 질화처리가 봉합수지와의 분리가 더욱 커진다. 또한, surface mount PKG의 lead를 solder-dip 할 때 발생되는 chip의 passivation crack은 IC의 내부식성이 약하기 때문에 일어나는 것이며 따라서, 질화층(nitride passivation)을 형성하고 있는 반도체 chip도 crack 발생에 있어 결코 신뢰할 수 없다.

IV. Package Crack 형성

그림 5는 reflow 공정 중에 발생하는 PKG crack의 형성 과정을 나타낸 것이다. 많은 양의 수분을 흡수한 PKG 가 soldering 공정에서처럼 갑작스럽게 열을 받으면 흡수한 수분이 기화되면서 봉합수지와 L/F 사이에 delamination 및 PKG 팽창을 야기시킨다. 이때 봉합수지가 stress를 견디지 못하면 PKG에 crack이 발생한다.




그림 5. Package crack 형성 과정

수분은 Fick's Diffusion 법칙에 의하여 PKG내로 확산된다.

$$\frac{\partial c}{\partial t} = D \frac{\partial^2 C}{\partial X^2}, \quad C=c(x,t)$$

수분을 흡수한 plastic PKG에 열을 가하면, PKG내의 void(기공)에서 발생하는 압력은 Boyle-Charles' Law에 의해

$$PV=nRT$$

이다.

이러한 압력은 chip이나 L/F으로부터 봉합수지를 분리시킨다. 대부분의 경우에 delamination은 봉합수지와 L/F상의 chip 실장부위 사이에서 발생하며 그 결과로 생기는 응력은 chip 실장부위의 모서리에 집중된다. 만일, 이러한 응력이 높은 온도에서 봉합수지의 강도보다 크면 PKG에 crack이 발생한다. L/F의 모서리에 발생하는 응력, 즉 σ_{max} 는 다음과 같다.

$$\sigma_{max} = \beta \frac{Pa^2}{h^3}$$

여기서 a =Chip 실장 부위의 치수(L/F Pad의 폭, mm)

h =L/F 밑의 봉합수지 두께(mm)

β =형상 계수

P =내부 압력(Kg·f/mm²)

PKG crack은 고온에서 응력 σ_{max} 가 봉합수지 강도보다 큰 경우에 발생한다. Soldering 조건 하에서 봉합수지의 강도는 일반적인 온도하에서의 강도보다 1/10정도로 줄어든다.

그림 6은 봉합수지 강도와 온도와의 관계를 나타낸 것




그림 6. Solder reflow 중에 발생한 응력과 봉합수지 강도와의 관계

이여 reflow 중에 chip 실장부위에서 발생한 응력은 봉합 수지 강도보다 크다. 따라서, PKG crack은 L / F의 die pad 가장자리에서 응력이 높은 곳으로부터 발생하여 응력성이 취약한 경로를 통해 즉, PKG의 mold line을 기준으로 보다 얕은 하단부 쪽으로 진행되며, reflow 중에 받는 PKG의 온도는 silica-filled Novolac epoxy의 유리 질 천이온도(T_g) 165°C보다 훨씬 높은 215-270°C의 높은 온도를 받아서 plastic과 chip 또는 die pad 사이에 국부적인 분리가 일어난다. 이 분리된 계면에 수분이 침투하여 압력이 증가하게 되며 결국 crack이 발생되고 PKG의 얕은 부분인 bottom쪽으로 진행하게 된다.

V. Package Crack에 대한 방지 대책

- 1) L / F과 봉합수지와의 접착을 증진시키기 위하여 내부 lead의 표면을 거칠게 하고 L / F에 관통 hole과 anchor hole을 만든다.
- 2) 새로운 봉합수지를 사용하여 flexural modulus를 감소시킨다.
- 3) 봉합수지 공정전에 L / F과 chip에 hexamethyl disilazane(HMDS)를 분사시킨다. 현재 HMDS를 사용하는 것은 실험적인 단계이지만 HMDS를 사용하여 처리한 PKG(crack 발생율 : 5%)는 처리하지 않는 PKG(crack 발생율 : 100%)보다 현저하게 crack 발생율이 낮다.
- 4) 앞에서 설명한 바와 같이 PKG crack을 유발시키는 요인은 여러 가지 있지만 그림3에서와 같이 PKG내의 수분 함량을 PKG crack 위험선 이하 즉, 0.1%(중량비)이하로 낮추기 위해서 PKG를 bake해야 한다.

그림7은 여러 시간동안 125°C에서 bake한 68pin PLCC PKG의 수분 방출량을 나타낸 것이다.




그림 7. 125°C에서 bake한 68 pin PLCC PKG의 수분 방출량

Bake한 PKG는 선적때나 보관중에 수분 흡수를 방지하기 위해 desiccants(건조제)를 넣어야 하며(그림8 참조) 콘테이너에서는 bake전에 최대 6개월까지 보관 가능하다.




그림 8. 선적이나 보관중에 수분 흡수를 최소화하기 위한 packing 방법

그러나, shipping container가 손상을 받았거나 수분을 흡수했을 경우, 보관 기간이 6개월을 초과하였을 경우에는 soldering전에 반드시 PKG를 bake해야 한다. Bake하는 조건은 고온과 저온에서 하는 경우로 분류한다.

고온에서 bake하는 경우의 조건들은 아래와 같다.

- (1) 온도 : $125 \pm 5^\circ\text{C}$
- (2) Bake 시간 : 24 ± 6 시간
- (3) Chamber내의 상대습도 : $< 50\%$
- (4) Plastic shipping tube, tape, reel은 bake 온도를 견디지 못할 뿐만 아니라 bake전에 tube, tape, reel에서 PKG를 빼내야 하기 때문에 금속(metallic) tube나 waffle pack을 사용하여야 한다.
- (5) Bake도 하지 않고 bag에도 담겨 있지 않는 PKG는 board에 soldering하기 전에 고온에서 2회 bake를 실시한다.
- (6) Bake를 행하고 bag에 담겨 있지 않는 PKG는 soldering 전에 고온에서 1회 bake를 행한다.
- (7) 1회의 bake를 행하면 ($125^\circ\text{C}/24$ 시간) copper-tin intermetallic 두께가 약 $15-40 \mu\text{m}$ 증가 하더라도 solderability 문제는 야기하지 않지만 반복되는 back는 solderability 문제를 야기 시킬 수 있다. 또한 저온에서 back하는 경우의 조건들은 아래와 같다.

- (1) 온도 : $40 \pm 5^\circ\text{C}$

- (2) Bake 시간 : 최소 192시간(8일)
 (3) Chamber내의 상대습도 : < 5%
 (4) Plastic shipping tube, tape, reel 상태에서 bake하는
 여도 무방하다.

저온이나 고온에서 bake를 행한 후 표1에 준하여 어느
 기간내에 사용하지 않는PKG는 반드시 再bake를 해야
 하며 再bake를 하지 않을려면 환경을 조정 할 수 있는
 캐비넷이나 룸에 보관하여야 한다.

표 1. 再bake 前의 최대 노출 시간

상대습도 (%)	온도 (°C)	노출시간(Hours)
5	40	제한없음
60	30	200
70	30	120
85	30	90

임계치 이상의 수분을 흡수한PKG는 반드시 1회의
 bake를 실시한다.

VI. Package Crack에 대한 신뢰성 검사

모든 반도체 IC는 reliability stress test 前에 표2에 준
 하여 test를 실시한 다음PKG를 횡단면으로 절단하여
 현미경으로 검사한다. 이때 PKG내부에 visible crack이
 보이면 crack 발생 가능성이 있으며 reflow soldering 前
 에 PKG를 bake해야 한다.

VII. 결 론

지금까지 언급한 바와 같이 large plastic PKG는 reflow soldering 온도에서 crack이 발생하기 쉽지만 이것

표 2. Reflow soldering 공정 중 plastic PKG의 crack 가능
 성을 결정하기 위한 preconditioning test 절차

절차	시험조건
1.	온도 Cycles 실시(20 Cycles, Mil-STD-883C Condition B)
2.	Bake(125°C / 48시간)
3.	85°C at 85% RH Exposure(Unbiased 168 Hours)
4.	중량 증가 결정(절차 1번을 수행한 경우에만)
5.	Reflow 실시(1회, 220°C / 60초)
6.	Solvent Clean
7.	Electrically Test for Cracking
8.	Hot Air Exposure(4 Cycles at 200°C)
9.	Flux Exposure
10.	Deionized Water Wash
11.	Hot Air Exposure(2 Cycles at 200°C)
12.	85°C at 85% RH Exposure(Unbiased 168 Hours)
13.	Reliability Stress Testing
14.	Biased Humidity Stress
15.	Temp. Cycling
16.	육안이나 비파괴 방법으로 Crack 검사 Crack이 PKG Body의 1/2정도 진행되어 있는 IC는 Crack발생으로 간주한다.

은 반도체 업계가 직면하고 있는 문제이다. 따라서, 반
 도체 IC업체들은 독자적으로 중장기 해결방안을 연구하
 고 있지만 하나의 유일한 방법은 reflow 공정 전에 PKG
 를 bake하는 것이다.

즉, 수분에 민감한PKG는 포장하기 전에 bake를 해
 야 하며 일단 꺼내어진PKG는 48시간 이내에 사용하거나
 봉합이 잘 된 plastic bag에 원위치 시켜야 하고 건조
 계와 습도계가 부착된 heat sealed plastic bag에 내재된
 선적용 용기를 사용하여 사전에 crack 발생 원인 중의
 하나인 수분의 침투를 차단하여야 한다. (图 8)

筆者紹介



李 填 炯

1961年 9月 25日生

1984年 2月 조선대학교 기계공학과 졸업

1984年 1月 현대전자 입사

1991年 4月 현재 현대전자산업(주) 반도체연구소 기술관리부 과장