

DRF 다단상호접속망에 관한 연구

(A Study on the DRF Multipath Multistage Interconnection Network)

李 殷 岳,* 林 濟 鐸**

(Eun Seol Lee and Chae Tak Lim)

要 約

Dynamic rerouting^[1]이 가능한 다중경로를 갖는 다단 상호접속망을 제안하였다. 구성방식이 간단하며, 단의 수는 $\text{LOG}_2(N)$ 으로 감소하므로 Hardware의 복잡도가 감소하는 효과를 얻었다.

출력 번지를 경로선택 태그로 사용할 수 있는 알고리듬을 제안하여 경로 선택 방법을 간단하게 하였고, Dynamic Rerouting^[1]이 가능하므로 충돌이 발생하거나, 혹은 스위치 소자에서 고장이 발생한 경우 현 위치에서 역 추적 없이 다른 경로를 선택할 수 있게 되었다. 성능 면에서는 probability of acceptance가 개선되었으며, 이를 해석적 방법으로 입증하였다.

Abstract

The multipath multistage interconnection network is proposed which has the capability of dynamic rerouting.

Construction of the network gets simpler, and the number of stages is reduced to $\text{LOG}_2(N)$, so hardware complexity is reduced.

This proposed algorithm makes it possible that destination addresses are used as routing tags, and it is easy to set up the path.

Because this proposed network has a dynamic rerouting, backtracking is not necessary to set up another path when conflicts or switch faults are occurred.

To estimate a performance, analytic methods are used and it is proved that probability of acceptance is improved in this Multipath MIN.

I. 서 론

다단상호접속망이란 다수의 프로세서와 프로세서 혹은 프로세서와 메모리간에 정보를 교환하기 위해 스위치 소자를 여러단으로 배열하여 연결하는 방식

이다.

다단상호접속망은 입력단에서 출력단까지 하나의 경로만을 갖는 단일경로 다단상호접속망과 여러개의 경로를 갖는 다중경로 다단상호접속망으로 구분할 수 있다.

단일경로 다단상호접속망으로는 Baseline 접속망,^[1] Cube 접속망,^[2] Omega 접속망^[3] 등이 있으며, 이 접속망들의 특징은 이미 선택된 경로에 대해 접속요구를 하거나, 동시에 동일한 경로에 대해 2개이상의 접속요구를 하는 경우, 즉 충돌이 발생하면 접속망의 효율이 감소하게 되며, 1개의 고장만이 발생하는

*正會員, 安養專門大學校 電子計算學科
(Dept. of Computer Eng., Anyang Tech. College)

**正會員, 漢陽大學校 電子工學科
(Dept. of Elec. Eng., Hanyang Univ.)

接受日字：1990年 6月 11日

경우도 여러개의 경로가 사용 불능의 상태가 된다. 이와같은 상황은 접속망의 크기가 증가함에 따라 더 심각해 지므로 이를 해결하기 위해 다중경로를 갖는 다단상호접속망에 대한 연구가 활발히 진행되고 있다.

다중경로 다단상호접속망은 단일경로 다단상호접속망에 비해 여러개의 경로를 가지므로 접속망의 효율이 좋아지며, 고장 발생시 신뢰도가 증가하게 된다는 장점이 있지만 이를위해 hardware의 비용은 자연히 증가하게 된다.

Hardware의 비용을 결정하는 요소에는 스위치 복잡도(switch complexity)와 링크 복잡도(link complexity)가 있는데, 스위치 복잡도는 접속망을 구성하는 단의 갯수와 각 단을 구성하는 스위치의 갯수 그리고 각 스위치 소자의 크기에 의해 결정되며, 링크 복잡도는 단위 갯수에 의해 좌우된다.

특히 경우에 따라서는 스위치 내부를 연결하기 위해 추가로 내부 링크를 필요로 하게 되는데 이것도 역시 링크의 복잡도를 좌우하는 요소가 된다.

다중경로 다단상호접속망으로는 Extra-stage cube 접속망,^[4] ADM(augmented data manipulator),^[5] IADM(inverse ADM),^[10] Modified omega 접속망,^[6] Gamma 접속망,^[7] F 접속망,^[8] Kappa 접속망^[9]등이 발표되었으며, 이와같은 접속망은 모두 hardware의 복잡도가 증가하는 특성을 갖는다.

그리고 충돌이나 고장 발생시 다른 경로를 선택하는 방법에는 최초의 입력단이나 혹은 다른 경로를 선택할 수 있는 단까지 역추적(backtracking)을 해야만 하는 static rerouting방법과 충돌이나 고장이 발생한 지점에서 역추적없이 곧바로 다른 경로를 선택할 수 있는 dynamic rerouting 방법이 있다.

그러므로 본 논문에서는 접속망의 구성이 간단하고, 다중경로를 가지면서도 별도의 hardware를 추가 할 필요가 없는 dynamic rerouting이 가능한 다단상호접속망을 제안하여 이를 DRF(dynamic rerouting)이 가능한 fault tolerant)접속망이라 엾으며, 성능평가를 위해 이를 해석적 방법으로 기준에 제안된 다중경로 다단상호접속망에 비해 성능이 우수함을 입증하였다.

II. 접속망 구성 방법

본 논문에서 제안한 접속망의 구성 방법은 다음과 같으며, 좌측 첫단은 입력단, 우측 마지막 단은 출력단으로, 입력단과 출력단에 있는 단자는 입력단자, 출력단자로, 중간단에 있는 각 스위치의 입·출력단자는 링크 입력단자, 링크 출력단자로 정의하였다.

(1) Network size는 $N \times M$ 이며, N은 입력 단자수, M은 출력 단자수를 나타낸다.

각 단에 사용한 스위치 소자는 첫단에는 2×4 를, 나머지 단에는 모두 4×4 크기를 갖는다.

(2) 단의 갯수 $S = \log_2 N$ 이다.

(3) 출력 단자의 갯수 $M = 2N$ 이며, 입력단에 주소를 부여하는 방식은 입력단인 경우 상단부에서 하단부까지 0, 1, 2, ..., N-1로, 출력단인 경우는 0, 1, 2, ..., M-1로 한다.

(4) 각 단을 구성하는 스위치-소자의 번호는 각 단의 상단부에서 하단부까지 0, 1, 2, ..., N/2-1로 할당하였다.

(5) 단 번호는 입력단 부터 출력단 까지 S-1, S-2, ..., 0으로 할당하였다.

(6) 링크 방식은 출력단을 제외한 모든 단이 동일한 방식에 의해 연결된다.

이와같은 방법에 의해 접속망을 구성하는 경우 각 단에서 다음 단으로 연결되는 스위치와 링크 입, 출력 단자의 번호는 다음과 같은 방식에 의해 산출할 수 있다.

먼저 각 단의 스위치 번호는 다음과 같이 표현할 수 있으며

$$SW_k = (s_q, \dots, s_t, \dots, s_0) = \sum_{t=0}^q s_t 2^t$$

단, $q = \log_2 N - 1$, $s_t \in \{0, 1\}$

N :입, 출력 단자수, k :단 번호 ($0 \leq k < \log_2 N$)

각 단의 연결 관계를 구하기 위해 다음과 같은 함수식을 새로이 정의하였다.

임의의 k 단에서 $k-1$ 단으로 연결하는 경우

$$\begin{aligned} f_h(SW_k) &= (s_q, \dots, s_p, \dots, s_k, s_{k-1}, \dots, s_0) s_k = \dots = s_{k-1} = 0 \\ &= \sum_{p=k}^q s_p 2^q \\ f_l(SW_k) &= (s_q, \dots, s_m, \dots, s_k, s_{k-1}, \dots, s_0) s_k = \dots = s_q = 0 \\ &= \sum_{m=0}^{k-1} s_m 2^m \end{aligned}$$

그러므로 이와같이 새로 정의된 2개의 함수를 이용하여 임의의 k 단에서 $k-1$ 단으로 연결시 $k-1$ 단의 스위치 번호는 다음과 같은 방법에 의해 산출하게 된다.

$L(SW_k) = f_h(SW_k) + f_l(SW_k) \gg 2 + \text{out}(SW_k) 2^{k-2}$
(Out(SW_k) $\in \{0, 1, 2, 3\}$); k 단 스위치의 링크 출력단자 번호, $\gg n$; 우측으로 n Bit SHIFT)

그리고 $k-1$ 단의 스위치의 링크 입력단자 번호는

$$In(SW_{k-1}) = (0, 0, \dots, 0, s_1, s_0) s_q = \dots = s_2 = 0$$

와 같이 산출하게 되므로 임의의 k단에 존재하는 임의의 스위치 소자의 링크 출력단자는 k-1단의 어느 스위치 소자의 어느 링크 입력단자에 연결이 되는가를 산출할 수가 있다.

그리고 1번단과 출력단(단번호0)과의 연결방식은 다음과 같이 구성되지만 스위치 번호는 위에서 설명한 알고리듬이 그대로 적용되므로 출력단의 링크입력단자의 번호만 별도로 구하면 된다.

```

if (SW %2==0) /*SW는 1번단의 스위치 번호*/
    (SW,0) link to (SW,0)
    (SW,1) link to (SW,1)
    (SW,2) link to (SW+1,0)
    (SW,3) link to (SW+1,1)
}
else{
    (SW,0) link to (SW-1,2)
    (SW,1) link to (SW-1,3)
    (SW,2) ltnk to (SW,2)
    (SW,3) link to (SW,3)
}

```

그림 1은 1번단의 $SW \%2==0$ 인 경우 위의 방법에 의해 출력단과의 연결방식을 나타내고 있다.

그림 2는 입출력 단자수 $N=16$ 인 경우에 본 논문에서 제안한 방법에 의해 구성한 DRF 접속망의 구조를 나타내며, 그림 3은 $N=8$ 인 경우에 대한 Kappa 접속망의 구조를 나타낸다.

[9]논문에서 제안한 Kappa 접속망은 입력단과 출력단은 $1 \times 4, 4 \times 1$ 크기를 갖는 스위치 소자로 구성되며, 중간단은 모두 4×4 크기를 갖는 스위치 소자를 사용하고 있다.

단의 갯수는 $\log_2 N + 1$ 이며, 스위치 소자의 총 갯




그림 1. 1번단과 출력단과의 연결 방식
Fig. 1. Link stage 1 to stage 0.




그림 2. $N=16$ 일 때 DRF 접속망
Fig. 2. DRF network for $N=16$.




그림 3. $N=8$ 일 때 kappa 접속망
Fig. 3. Kappa network for $N=8$.

수는 $N \times (\log_2 N + 1)$ 개가 사용되고, 중간단의 링크 입출력 단자수는 $\log_2 N \times 4N$ 이 필요하다. 그리고 접속망을 구성하기 위해서는 Gamma 접속망과 modified base line 접속망을 연관시킨 후 각 스위치 소자의 링크 출력단자를 upper, lower, middle의 3 가지 상태를 결정한 후 여기에 append 단자를 추가하게 된다.

DRF 접속망은 입력단만 2×4 크기를 가지며, 출력단을 포함한 나머지 모든 단이 4×4 크기를 갖는 스위치 소자로 구성되며, 단의 갯수는 $\log_2 N$ 으로 감소되므로 사용되는 스위치의 총 갯수도 $\log_2 N \times N / 2$ 링크 입출력 단자수도 $(\log_2 N - 1) \times 2N$ 으로 감소된다.

III. 경로 선택 방식

경로선택을 하기 위해서는 경로선택 태그를 사용하는데, 경로선택 태그를 생성하는 방법에는 여러 가지 방식이 존재한다. Lawrie에 의해 제안된 수신자 태그(destination tag) 방식은 수신자 주소를 그대로 경로선택 태그로 사용하는 간단한 방식으로 각 단에서 해당 태그 비트를 조사하여 0이면 상단부, 1이면 하단부를 선택하게 된다. 특히 Kappa 접속망에서는 수신자 주소를 태그로 사용하지만 중간단이 모두 4×4 크기를 갖는 스위치 소자로 구성되어 있으므로 다음과 같은 알고리듬에 의해 경로가 선택된다.

수신자 주소 $D = d_0, d_1, \dots, d_{n-1}$ 인 경우 임의의 i 단에서 경로선택 태그는

```
if ( $d_i0 \neq$  고장 AND  $d_i0 \neq$  충돌)
    then  $d_i0$  를 태그로 선택
    else  $d_i1$  을 태그로 선택
```

와 같이 처리되므로 간단히 경로선택을 할 수 있다.

ADM/IADM 접속망에서는 Full 경로선택 태그나 natural 경로선택을 사용하는데 full 경로선택 태그를 사용시에는 경로선택 태그의 비트수가 입출력 단자의 주소를 나타내는 비트수의 2배가 필요하며 natural 경로선택 태그를 사용시에는 1비트가 추가된다. 그리고 경로선택 태그를 생성하기 위해서는 입출력 단자의 주소에 대해 감산이 필요하다. Gamma 접속망도 경로선택 태그를 생성하기 위해 이와 같은 감산을 필요로 하며, F 접속망에서도 별도의 연산을 필요로 한다. 그러므로 본 논문에서는 경로선택이 간단하게 처리 되도록 수신자 주소를 경로선택 태그로 사용할 수 있는 알고리듬을 제안하였다.

경로선택 태그(RT) = 수신자 주소

$$= d_{n-1} d_{n-2} \cdots d_1 d_0 \quad (\text{단 } d_i \in \{0, 1\}, \\ 0 \leq i < n = \log_2(N))$$

경로선택 방식은 각 단에서 경로선택 태그 중 인접한 2개의 bit를 조사하여 출력단을 결정하게 되며, 그 방법은 다음과 같다.

```
/* i 단에서의 경로선택 방법 */
select-path(RT(i+1), RT(i))
/* RT(i+1), RT(i) == 00: select 0
   01: select 1
   10: select 2
   11: select 3 */
if(select-path(RT(i+1), RT(i)) == 고장 Or 충돌)
    select-path(RT(i+1), RT(i)')
```

이와 같은 방법으로 경로가 선택되며, 고장이나 충돌 발생 시 2번째 bit만을 NOT으로 변환하면 되므로 역 추적 없이 현위치에서 다른 경로를 선택할 수 있게 되었다. 그림 4는 입력단자에서 출력단자까지 선택될 수 있는 경로와 고장이나 충돌 발생 시 다른 경로를 선택하는 방법을 나타낸다. 그림 4는 2번 입력단자에서 5번 출력단자로 6번 입력단자에서 4번 출력단자로 접속요구가 발생한 경우를 나타내고 있으며, 1번 단의 1번 스위치의 2번 링크 출력단자에서 충돌이 발생하였다. 이같은 경우에 2번 입력단자에서 발생한 접속요구가 2번 링크 출력단자를 선택하게 되면 6번 입력단자에서 발생한 접속요구는 경로선택 태그를 10에서 11로 변환하므로써 3번 링크 출력단자를 선택하여 수신자 까지의 경로를 선택하게 된다.




그림 4. DRF 접속망에서 경로 선택 방법

Fig. 4. Path setup method in DRF network.

IV. 성능 평가

성능평가를 위해 해석적 방법을 적용하였으며, 해석적 방법에 의한 성능 평가는 여러 논문에서 연구가 많이 되고 있다.^{[13][14][15][9]}

본 논문에서는 이와 같은 논문들에서 가정한 조건을 그대로 적용하였고 성능 평가 요소로는 PA(probability of acceptance)와 bandwidth를 사용하였고, cost에 대한 효율성을 분석하기 위해 cost요소(factor)를 사용하였다.

Patel^[13] 및 여러 논문에서 공통적으로 사용하고 있는 성능 평가를 위한 조건은 다음과 같다.

(1) 접속망은 회선교환(circuit switching) 방식으로 동작한다.

(2) 모든 프로세서는 동시에 동작하며, 접속요구가 발생할 확률은 모든 프로세서가 동일하게 확률 p 를 갖는다.

(3) 수신지를 선택할 확률은 균일하게 분산되어 있다.

(4) 입력단에서 수신지까지 완전한 경로가 선택되는데 필요한 시간을 1 network cycle로 하였으며, 접속요구는 network cycle이 시작하는 시점에서 동시에 발생한다.

(5) 각 단에서 충돌 발생시에는 충돌이 발생한 접속요구가 선택될 확률은 모두 동일하다. 선택이 안된다, 즉, 블록킹이 된 접속 요구는 접속요구를 포기한다.

(7) 데이터 전송이 끝나면 선택된 경로를 해제하며, 해제시에는 별도의 시간을 필요로 하지 않는 것으로 하였다.

(8) 고장은 발생하지 않는 것으로 한다.

성능 평가를 위한 해석적 방법에서 사용하는 수식 기호는

r : 접속요구 발생 확률

$p(k)$: k 단의 링크 출력단자에 접속요구가 도달할 확률

$\pi(X, Y) = X^Y$

$\text{combi}(X, Y) = X! / (Y! (X-Y) !)$

$\text{req-p}(t)$: 링크 입력단자에 t 개의 접속요구가 발생 시 지정된 링크 출력단자를 선택하는 확률

이며, 각 단에서의 해석 방법은

1. 입력단

$$p(s) = \text{combi}(2, 1) * r(1-r) * 1/4 + \text{combi}(2, 2) * r^2 * 1/2 = r/2 \quad (1)$$

입력단에서는 그림에서와 같이 충돌이 발생하는

경우 항상 여분의 경로를 선택하므로 블록킹이 발생하는 경우는 없다. 특히 $r=1$ 인 경우는 입력단의 링크 출력 단자가 모두 0.5의 확률을 갖게 된다.




그림 5. 입력단에서 충돌이 발생한 경우
Fig. 5. Conflict in first stage.

2. 중간단

$$p(k) = \sum_{t=0}^4 \text{comb}(4, t) * p(k+1)^t * (1-p(k+1))^{4-t} * \text{req-p}(t) \quad (2)$$

$$\text{단, } \text{req-p}(t) = \frac{\pi(4, t) - \pi(2, t) - \text{combi}(t, 1) * \pi(2, t-1)}{\pi(4, t)}$$

여기서 $\pi(4, t)$ 는 t 개의 접속요구를 4개의 출력단자에 사상(mapping)하는 경우의 수를 나타내며, $\pi(2, t)$ 는 t 개의 접속요구가 모두 10, 11 출력단자를 선택하는 경우이며, $\text{combi}(t, 1) * \pi(2, t-1)$ 은 t 개의 접속요구중 하나는 01 출력단자를, 나머지는 10, 11 출력단자를 선택하는 경우를 나타낸다.

3. 출력단

$$p(0) = \sum_{t=0}^4 \text{combi}(4, t) * p(1)^t * (1-p(1))^{4-t} * \text{req-p}(t) \quad (3)$$

단, 출력단에서는 충돌 발생시 접속요구를 포기하므로 지정된 1개의 출력단을 선택하기 위해서는

$$\text{req-p}(t) = \frac{\pi(4, t) - \pi(3, t)}{\pi(4, t)} = 1 - 3^t / 4^t \quad (4)$$

와 같이 표현된다.

여기서 $\pi(3, t)$ 는 t 개의 접속요구 발생시 지정된 출력단자가 1번도 선택되지 않는 경우를 나타낸다. 그러므로 (3)식과 (4)식으로부터

$$p(0) = 1 - (1 - p(1)/4)^4 \quad (5)$$

을 구할 수 있다.

[증명]

$$\begin{aligned}
 p(0) &= \sum_{t=0}^4 \text{combi}(4, t) * p(1)^t * (1-p(1))^{4-t} * (1-3^t/4^t) \\
 &= \sum \text{combi}(4, t) * p(1)^t * (1-p(1))^{4-t} - \\
 &\quad \text{combi}(4, t) * p(1)^t * (1-p(1))^{4-t} * 3^t/4^t \\
 &= (p(1)+1-p(1))^4 - \sum \text{combi}(4, t) * (3/4 * p(1))^{4-t} * \\
 &\quad (1-p(1))^{4-t} \\
 &= 1 - (3/4 * p(1) + 1 - p(1))^4 \\
 &= 1 - (1 - 1/4 * p(1))^4 (q \cdot e \cdot d \cdot)
 \end{aligned}$$

그러므로 $p(0)$ 의 값은 (1), (2), (3)식을 recursive하게 적용하므로써 구할 수 있다.

Patel^[13]의 논문에 의하면 bandwidth는 1개의 network cycle 동안 접속요구가 출력단에 도달한 기대치로 표현하며, Probability of acceptance, 즉 PA는 bandwidth를 접속요구가 발생한 기대치로 나눈 값으로 표현한다.

Bandwidth와 PA를 수식으로 표현하면 다음과 같다.

$$\begin{aligned}
 \text{BW} &= M * p(0) = 2N * (1 - (1 - 1/4 * p(1))^4) \\
 \text{PA} &= \text{BW} / (N * r) = 2 * (1 - (1 - 1/4 * p(1))^4) / r
 \end{aligned}$$

또한 논문[14]에 의하면 접속망 구성시 cost에 대한 효율은 hardware의 복잡도에 의해 결정되며 cost 요소(factor) = BW/Cost와 같이 표현된다. Cost는 스위치의 입력 단자수 * 출력 단자수 * 각 단의 스위치 갯수 * 단의 갯수로 결정된다.

표 1은 접속 요구 발생확률이 1인 경우에 대한 probability of acceptance에 대한 비교표이며 표 2는 접속 요구 발생확률이 1인 경우에 대한 bandwidth를 나타낸다. 표 3은 cost에 대한 효율성을 비교한 표이며, C-Factor는 cost 요소를 나타내는데, 계산치에 *1000을 한 결과치로 표시하였다. 이와같은 결과를 통해 DRF 접속망이 PA, cost 효율면에서 우수함

표 1. 접속 요구 확률이 1인 경우에 대한 PA
Table 1. PA of a request probability=1.

입력 수	Gamma	Augmented Bidelta-1	Kappa	DRF
8	0.619	0.730	0.671	0.791
16	0.579	0.643	0.665	0.758
32	0.544	0.583	0.658	0.730
64	0.513	0.538	0.654	0.705
128	0.485	0.502	0.649	0.682
256	0.459	0.473	0.644	0.661
512	0.437	0.448	0.639	0.643
1024	0.412	0.427	0.633	0.625

표 2. 접속 요구 확률이 1인 경우에 대한 BW
Table 2. BW of a request probability=1.

입력 수	Gamma	Augmented Bidelta-1	Kappa	DRF
8	4.95	5.84	5.37	6.32
16	9.26	10.29	10.64	12.13
32	17.40	18.66	21.01	23.36
64	32.81	34.43	41.86	45.10
128	62.06	64.26	83.07	87.28
256	117.74	121.09	164.86	169.30
512	223.95	229.38	327.17	328.99
1024	426.99	437.25	648.19	640.39

표 3. 접속 요구 확률이 1인 경우에 대한 Cost 효율
Table 3. Cost effect of a request probability=1.

입력 수	Gamma		Kappa		DRF	
	Cost	C-Factor	Cost	C-Factor	Cost	C-Factor
8	192	25.78125	320	16.78125	160	39.50000
16	528	17.53788	896	11.87500	448	27.97589
32	1344	12.94643	2304	9.11892	1152	20.27778
64	3264	10.05208	5632	7.43253	2816	16.01563
128	7680	8.08073	13312	6.24024	6656	13.11298
256	17664	6.66554	30720	5.36654	15360	11.02214
512	39936	5.60772	69632	4.69856	34816	9.44939
1024	89088	4.79290	155648	4.16447	77824	8.22870

을 알 수 있다. 그림 6은 접속요구 확률이 1인 경우 PA에 대한 비교 그래프이고, 그림 7은 접속요구 확률이 1인 경우에 대한 cost 효율을 비교한 그래프를 나타낸다.





그림 6. $r=1$ 인 경우 PA
Fig. 6. PA when $r=1$.

그림 7. $r=1$ 인 경우 Cost 효과Fig. 7. Cost effectiveness when $r=1$.

V. 결 론

본 논문에서는 접속망의 크기가 $N \times M (=2N)$ 인 dynamic rerouting이 가능한 다중경로를 갖는 DRF 다단상호접속망을 제안하였다. DRF 접속망의 특징은 구성 방식이 간단하며, 일반적으로 다중경로를 갖는 다단 상호접속망은 단위 갯수가 $\log_2 N + 1$ 로 구성되는 반면에 DRF 접속망에서는 $\log_2 N$ 으로 감소하므로써 하드웨어의 복잡도가 감소하는 결과를 얻었다.

출력번지를 경로선택 태그로 사용할 수 있는 알고리듬을 제안하였으며, 충돌이나 고장 발생시 현위치에서 역 추적없이 다른 경로를 선택하게 되었고, 특히 입력단에서는 충돌이 발생하여도 볼록킹에 의해 접속요구를 포기하는 경우가 발생하지 않는다.

성능평가를 위해서는 기존의 논문들과 같이 동일한 조건하에서 입력단, 중간단, 출력단으로 분리하여 해석한 후, 각 단에서 구한 식을 recursive하게 적용하여 probability of acceptance, bandwidth, 그리고 cost에 대한 효율성에 대해 분석하였으며, 그 결과 기존에 제안된 접속망에 비해 우수하다는 결과를 얻었다.

본 논문에서 제안한 방법에서는 경로 선택 태그의 형태에 따라 각 단에 load가 균일하게 분산되지 못하는 경우가 발생하는데 이와 같은 현상을 최소화 시키면 좀더 효과적인 성능 향상을 기대할 수 있으므로 계속 연구중에 있다.

参 考 文 献

- [1] C.L. Wu and T.Y. Feng, "On a class of

multistage interconnection network," *IEEE Trans. Computer* vol. C-29, pp. 694-702, Aug. 1980.

- [2] H.J. Siegel and R.J. McMillen, "The Multistage Cube: A Versatile Interconnection Network," *IEEE Computers*, pp. 65-76. Dec. 1981.
- [3] D.H. Lawrie, "Access and alignment of data in an array processor," *IEEE Trans. Computers*, pp. 1145-1155, Dec. 1975.
- [4] G.B. Adams and H.J. Siegel, "The extra stage cube: A fault-tolerant interconnection network for supersystems," *IEEE Trans. Computers*, pp. 443-454, May 1982.
- [5] G.B. Adams and H.J. Siegel, "On the number of permutations performable by the Augmented data manipulator network," *IEEE Trans. Computers*, pp. 270-277, April 1982.
- [6] K. Padmanabhan and D.H. Lawrie, "A class of redundant path multistage interconnection networks," *IEEE Trans. Computers*, pp. 1099-1108, Dec. 1983.
- [7] D.S. Parker and C.S. Raghavendra, "The gamma network," *IEEE Trans. Computers*, pp. 367-373, April 1984.
- [8] L. Ciminiera and A. Serra, "A connecting network with fault tolerance capabilities," *IEEE Trans. Computers*, pp. 578-580, June 1986.
- [9] S.C. Kothari, G.M. Prabhu and Robert Roberts, "The kappa network with fault-tolerant destination tag algorithm," *IEEE Trans. Computers*, pp. 612-617, May 1988.
- [10] H.J. Siegel, *Interconnection Network for Large-Scale Parallel Processing*, Lexington book, 1985.
- [11] 이은설, 김대호, 임제탁, "다단상호 접속망의 Simulation Algorithm 개발에 관한 연구," 전자 공학회논문집, 제26권 제5호, pp. 71-78, May. 1988 9
- [12] R.J. Mcmillen, G.B. Adams and H.J. Siegel, "Performance and implementation of 4X4 switching nodes in an interconnection network for PASM," *IEEE 1981 Int'l Conf. Parallel Processing*, pp. 229-233, Aug. 1981.
- [13] J.H. Patel, "Performance of Processor-Memory Interconnection for Multiprocessors," *IEEE Trans. Computers*, pp. 771-

- 780, Oct. 1981.
- [14] L.N. Bhuyan, D.P. Agrawal, "Design and performance of generalized interconnection networks," *IEEE Trans. Computers*, pp. 1081-1090, Dec. 1983.
- [15] V.P. Kumar, S.M. Reddy, "Design and analysis of fault-tolerant multistage interconnection networks with low link complexity," *IEEE 12th Annu. Int'l Symp. on Computer Arch.*, pp. 376-386, June 1985.
- [16] V.P. Kumar, S.J. Wang, "Dynamic full access in fault tolerant-multistage interconnection networks," *Proc. of the 1990 International Conference on Parallel Processing*, pp. 621-630, 1990.
- [17] Robert L. Lesher, Matthew J. Thanzhuthaveetil, "Hotspot contention in non-blocking multistage interconnection networks," *Proc. of the 1990 international conference on Parallel Processing*, pp. 401-404, 1990.

著者紹介

李殷高 (正會員) 第26卷 第5號 參照
현재 안양전문대학 전자계산
학과 전임 강사

林濟鐸 (正會員) 第25卷 第8號 參照
현재 한양대학교 전자공학과
교수