

高周波 誘導 加熱에 의한 Si의 热的窒化

(Thermal Nitridation of Si by RF Induction Heating)

李 龍 鑫*, 王 鎮 錫**

(Yong Hyun Lee and Jin Suk Wang)

要 約

고주파 유도 가열 장치를 이용하여 암모니아 가스 분위기 속에서 열적 질화를 행하였으며 이때 공정 온도는 1000~1200°C로 하였다. AES 분석을 통해 막의 조성을 조사하였으며 두께 측정을 위해 ellipsometer를 사용하였다. 성장된 실리콘질화막을 사용한 MIS 커패시터를 제조하여 I-V 및 C-V 측정을 하였다. 실리콘질화막의 성장은 질화초기(<30min)에 대부분 이루어 졌으며 그 이후에 실리콘질화막의 성장속도는 매우 느렸다. 실리콘질화막의 식각율(etch rate)은 50 : 1 HF(HF:H₂O=1:50) 용액에서 분당 1 Å 정도였다. 실리콘질화막을 건식 및 습식 산화하였을 때 각각 1000°C 및 900°C 이하의 온도에서는 거의 산화가 일어나지 않았다.

Abstract

Characteristics of the direct thermal nitrided films by RF induction heating has been studied. The nitrided films on Si were prepared at 1000~1200°C in ammonia gas ambient. The nitrided films were analyzed by ellipsometry and Auger electron spectroscopy. I-V and C-V characteristics of MIS capacitors fabricated using nitrided film were investigated. The nitrided films were grown up mostly within initial thirty minutes and no significant growth was observed thereafter. Etch rates of films were about 1 Å/min in diluted HF (HF : H₂O = 1 : 50). The nitrided films were resistant to dry and wet oxidations at temperatures below 1000°C and 900°C, respectively.

I. 서 론

반도체 기술에서 실리콘질화막 혹은 실리콘산화막이 게이트 절연막이나 화산마스크, 또는 불순물 방지막으로 주로 사용된다. 실리콘질화막은 실리콘 산화막에 비해 높은 유전상수, 높은 막의 치밀성 그리고 플라즈마나 방사성에 대한 우수한 특성 등 많은

장점^[1-4]을 가지고 있으므로 CVD에 의하여 성장된 실리콘질화막은 LOCOS 공정에서 산화 마스크 및 비활성화층(passivation)으로 사용되고 있다.^[5,6] 이외에도 두개의 층의 조합(MNOS, metal-nitride-oxide-semiconductor)으로 비휘발성 기억소자에 이용되고 있다.^[7]

집적회로의 고집적화를 위하여 절연막은 보다 얕은 박막쪽으로 되는 경향과 함께 이들 초박막의 물리적 또는 전기적 성질에 더욱 많은 관심을 가지게 되었다.^[8,9] 따라서 실리콘질화막의 두께는 더욱 얕은 것이 요구되지만, 100 Å 이하가 되면 CVD 방법으로는 양질의 막을 얻기가 어려울 뿐만 아니라 막의 두께를 정화하게 조절하기가 어렵다. 실리콘을 암모니아 가스분위기에서 직접 열질화시킬 경우 질화막의

*正會員, 慶北大學校 電子工學科
(Dept. of Elec. Eng., Kyungpook Nat'l Univ.)

**正會員, 忠南大學校 電子工學科
(Dept. of Elec. Eng., Chungnam Nat'l Univ.)

接受日字：1990年 5月 8日

성장은 자기제한적(self-limited)이므로 막의 두께를 상당히 정확하게 제어할 수 있고 또한 방법이 간단하다.^[2,8,10] 본 연구에서는 Si의 열적 질화에 대한 현상을 조사하기 위해 실리콘을 암모니아 가스분위기 속에서 온도 및 시간을 다르게 하여 열적 질화를 행하여 실리콘질화막을 성장시켰다. Si 기판의 결정 방향이 열적질화에 미치는 효과, 막의 성분조성과 전기적 특성, 그리고 막의 산화억제 특성(oxidation resistance) 등을 연구하였다.

II. 실험

본 실험에서는 cold-wall 방식인 고주파 유도가열 장치를 이용하였으며 SiC로 코팅(coating)된 graphite를 가열체(susceptor)로 사용하였다. 온도측정을 위하여 optical pyrometer(Minolta IR 630)와 열전대를 이용하였으며 비저항이 6~9Ω·cm인 (111) 및 비저항이 6~9Ω·cm인 (100)면의 p형 Si기판을 사용하였다.

실리콘 열적 질화시 자연 산화막에 대한 영향을 최대한 줄이기 위해 반도체 표준 세척을 한 뒤 BHF 용액에 담근 후 곧바로 고주파 유도 가열로에 넣어 질화를 행하였다. 이 때 반응 가스로는 고순도 암모니아 가스(99.999%)를 사용하였다. 실험은 질화 시간, 질화 온도를 각각 변화시키면서 행하였다. 이렇게 해서 얻은 실리콘 질화막을 사용한 MIS 커패시터를 제조하여 C-V 및 I-V 특성을 측정하였다. 제조된 소자의 전극면적은 $3.3 \times 10^{-3} \text{ cm}^2$ 이다. 막의 두께는 ellipsometer(Gaertner 제품의 L116B)로 측정하였으며, 이 때 굴절율은 2.0에 고정시켰다. AES 분석을 통해 막의 성분조성을 조사하였으며 또한 질화 막을 견식 및 습식 산화시켜서 산화 억제 특성을 조사하였다. 이때의 두께 역시 ellipsometer로 측정하였다.

III. 결과 및 고찰

암모니아 분위기에서 Si의 열적 질화 반응은 산소 및 H_2O 의 존재, 그리고 반응 가스의 순도 등에 의해 영향을 받는다.^[11] 고주파 유도 가열 장치를 이용하는 cold-wall 방식은 SiC 코팅된 susceptor만이 가열체로 사용되므로 hot-wall 방식보다 석영으로부터 활성화되는 산소의 오염을 크게 방지할 수 있는 장점을 가진다.^[11]

그림 1과 2는 제조된 질화막에 대한 표면의 Auger peak 및 depth profile을 나타낸 것이다. 질화막 표면에서 질소의 peak가 매우 높게 나타나고 있음을 볼 수 있다. 질화막 내에서의 질소 농도는 질화막 표면




그림 1. 1200°C에서 2시간 동안 질화시켜 성장된 질화막의 AES 스펙트럼

Fig. 1. AES spectra of the nitride film on (100) Si, grown for 2 hrs at 1200°C.




그림 2. 1200°C에서 2시간 동안 질화시켜 성장된 질화막의 AES 깊이 방향 분석

Fig. 2. Auger in-depth profiles of the (100) Si film nitrided for 2 hrs at 1200°C.

에서 내부로 갈수록 증가하여 최대치를 보이다가 다시 서서히 감소하고 있다. 한편 산소의 존재도 볼수 있는데 이는 Si의 자연 산화막에 의한 영향과 암모니아 가스에 섞여 있는 산소를 포함하는 불순물의 영향이라고 볼 수 있다. 이것은 실제로 산화가 질화보다 더 잘 일어나기 때문이다.^[12]

Wu 등^[13]은 Si을 열적질화시켰을 때 공정시간(t)에 따른 막의 두께(X_n)를 다음식과 같이 나타내었다.

$$X_n = L_n l_n \left[\frac{2L_n^2 + Bt + \sqrt{(Bt)^2 + (L_n A)^2 + 4L_n^2 Bt}}{2L_n^2 + AL_n} \right]$$

여기서 L_n 은 특성화산길이(characteristic diffusion length)이며 A 및 B는 공정조건에 따라서 달라지는 성장을 계수이다.

그림3은 질화온도와 질화시간을 다르게 하였을 때 막의 성장특성과 Wu등의 이론식을 그림으로 나타낸 것이다. 실험결과와 이론값이 상당히 잘 일치하고 있음을 알 수 있다. 질화초기에(<30 min) 막이 빨리 성장된 뒤 질화시간이 증가함에 따라 막의 성장은 둔화됨을 볼 수 있다. 이러한 사실은 질화초기에 선형적으로 질화가 빨리 일어나고 이렇게 해서 성장된 질화막의 구조적인 치밀성이 때문에 더 이상 질화제가 확산되어 들어가기 어렵게 되므로 질화막의 성장이 자기 제한되기 때문이라고 생각된다. 그러므로 열적 질화는 질화시간보다 질화온도에 더 의존적이라고 할 수 있다. 따라서 공정온도를 조절함으로써 성장되는 박막의 두께를 용이하게 조절할 수 있다.




그림 3. 질화 온도와 질화 시간에 따른 질화막의 두께 변화

Fig. 3. Thickness of silicon nitride grown on (100) Si vs. nitridation time at various growth temperature.

그림4는 Si의 결정방향에 대한 막의 성장 특성을 나타내고 있다. 결정면이 (100)인 Si를 1200°C에서 3시간 열적 질화한 경우의 질화막은 약 45Å 정도까지 성장되었으며 (111)면인 경우에는 같은 조건에서 약 50Å 정도까지 질화막이 성장되었다. 질화막의 성장은 낮은 온도의 공정에서는 결정 방향성에 대한 온도 의존성을 거의 없으나, 높은 공정 온도에서는 (111)면의 Si이 (100)면의 Si 보다 질화막이 더 많이 성장하였음을 나타내고 있다. 그러나 실리콘 열산화




그림 4. 결정면이 (100)과 (111)인 Si 기판을 3시간 동안 각각 질화시켜 성장된 질화막의 온도에 따른 두께의 변화

Fig. 4. Comparision of the thickness of nitride films grown on (100) and (111) Si after nitridation for 3 hrs vs. temperature.

공정과는 달리 질화막 성장에서는 기판의 방향성에 대한 의존성을 비교적 약하다. 이것은 질화공정에서 초기의 빠른 성장이후에는 질화제의 확산이 제한되거나 때문이다.

그림5는 Arrhenius식에 의한 활성화 에너지를 얻기 위한 그림이다. 질화시간 30분에서 3시간까지의 활성화 에너지는 약 0.2498 eV에서 약 0.3657 eV까지 변했다. 이것은 Muraka 등^[6]이 NH₃ 분위기에서 16시간 질화하여 얻은 결과인 0.123 eV와 hayafuji 등^[9]이 10⁻³kg/cm² 및 1kg/cm²의 분압을 가지는 암모니아 분위기에서 공정온도를 달리하여 5시간 동안 질화하여 구한 결과인 0.35 eV 보다 높은 편이다. 활성화 에너지가 높다는 것은 질화가 빨리 일어나서 막이 더욱 치밀하게 되면 질화제의 확산이 더욱 어렵게 되고 따라서 질화막 성장이 자기제한적이 되므로 질화막 성장이 더욱 질화온도에 의존한다는 것이다.

그림6은 성장된 질화막의 식각(etch)특성을 나타낸 것이다. 공정조건에 관계없이 표면에서는 산소의 존재 때문에 빠른 식각율(etch rate)을 가지고 bulk 쪽에서는 거의 일정한 식각율(1 Å/min in 1:50 diluted HF)을 갖는 것을 볼 수 있다. 온도가 다른 두 공정에 의하여 성장된 질화막의 식각율이 비슷한 것으로 보아 공정조건이 다르게 되어도 막의 조성은




그림 5. 질화시간에 대한 질화막의 두께의 온도의존성

Fig. 5. Temperature dependence of thermal nitride thickness for several nitridation times.




그림 7. 1100°C에서 2시간 동안 질화시켜 성장된 질화막의 C-V 특성

Fig. 7. C-V characteristics of the nitride film grown for 2 hrs at 1100°C.




그림 6. 질화막의 식각 특성

Fig. 6. Etching characteristics of nitrided film.

유사하다는 것을 알 수 있다.

그림 7은 Si 기판을 1100°C에서 2시간 동안 열적 질화시켜 얻은 두께가 약 32Å 정도인 질화막의 C-V 특성 곡선이다. 질연막 용량(C_{max})에서 구한 열질화막의 비유전율은 일반적인 CVD 방법에 의해 적층(deposition)된 질화막의 경우^[12]와 비슷한 값으로 약 6

정도였다. 이 값은 화학양론적인 실리콘 질화막(Si_3N_4)인 경우의 7.5에 비하면 낮은 값이다. 이것은 그림 2에서 나타난 바와 같이 질화막 중에 다소 포함되어 있는 산소의 영향이지만, 열적 질화 공정 장치나 가스의 순도에 따라 상당히 변할 수가 있다. 용량값이 depletion mode에서 완만한 경사를 이루고 있는데 이는 누설 전류에 의한 영향 때문이다.

CVD로 성장된 질화막에 대한 전류 전도 기구로서 poole-frenkel 모델이 적용될 수 있다.^[14] 이 전도 기구는 SiO_2 막에 대해서는 찾아볼 수 없고 Si_3N_4 또는 ZrO_4 막에서 관측되며 포획된 전자기 전도대로 여겨짐에 기인한다.^[16] 그림 8은 1100°C에서 2시간 동안 열적 질화시켜 성장된 질화막의 전압-전류 특성을 나타낸 것이다. kuiper 등^[15]의 연구 결과와 같은 경향으로 누설 전류가 존재함을 볼 수 있다. 전기장이 $1\text{MV}/\text{cm}^2$, $30\text{MV}/\text{cm}^2$ 일 때 누설전류는 각각 $2.5 \times 10^{-7}\text{A}$, $6.7 \times 10^{-5}\text{A}$ 정도였다. 이것은 막 중에 트랩된 전자가 질연체의 전도대에 여기되는 것에 의하여 흐르는 전류이지만 외부 전개에 의한 schottky 효과에 의해 장벽이 낮아져서 전류가 증대되기 때문이다.^[16]

그림 9는 그림 8의 I-V 특성을 poole-frenkel 모델에 적용하여 그린 것이다. 반대수 그래프에서 상당히 좋은 직선성을 보이고 있다.

그림 10은 성장된 질화막의 전식 산화 특성을 나타내고 있다. 이때 산화온도는 1000°C 1100°C였다. Si




그림 8. 1100°C에서 2시간 동안 질화시켜 성장된 질화막의 전압-전류 특성

Fig. 8. I-V characteristics of the nitride film grown for 2 hrs at 1100°C.




그림 9. 1100°C에서 2시간 동안 질화시켜 성장된 질화막의 poole-frenkel 전도 특성

Fig. 9. Poole-frenkel plot of the nitride film grown for 2 hrs at 1100°C.

은 산화시간이 경과됨에 따라 매우 빠른 속도로 산화막이 성장되지만 질화막은 1000°C에서 7시간 동안의 산화공정에서도 거의 두께가 변하지 않았다. 1100°C에서는 15분 이후 급격한 두께의 증가가 일어났으며 이것은 산화가 급속히 진행된다는 것을 나타낸다.

그림11은 성장된 질화막의 습식 산화 특성을 나타내고 있다. 이때 산화 공정온도는 900°C, 1000°C였다.




그림10. 질화막의 건식 산화 특성

Fig. 10. Dry oxidation characteristics of nitride film at various temperatures of oxidation.




그림11. 질화막의 습식 산화 특성

Fig. 11. Wet oxidation characteristics of nitride film.

건식 산화 결과와 마찬가지로 Si은 산화가 진행됨에 따라 산화막이 거의 선형적으로 성장되지만 질화막은 1000°C일 때는 20분, 900°C 경우에는 2시간 30분 까지 초기의 질화막 두께를 거의 그대로 유지하였으며 그 이후부터는 막의 두께가 급속히 증가하였다. 그림10과 그림11에 의하면 실리콘질화막이 건식산화에 비해 습식산화에서 산화 억제 특성이 감소되는 것을 볼 수 있으며, 산화 억제 특성은 산화온도에 매우 민감하다는 것을 알 수 있다.

IV. 결 론

고주파 유도 가열 장치를 이용하여 암모니아 가스 분위기 속에서 Si을 열적 질화하여 매우 얇고 균질한 실리콘질화막을 성장시켰다. 질화 초기에는 매우 빠른 성장이 이루어졌으며 그 이후에는 실리콘질화막의 자기 제한적 성질 때문에 질화막의 성장속도가 매우 느렸다. 실리콘질화막의 성장속도는 질화 시간 보다 질화 온도에 대해 더 큰 의존성을 나타내었다. 성장 반응 속도(growth kinetics)는 기판의 결정방향에 의존하였으며 질화 온도가 높을수록 의존성이 증가하였다. 성장된 막의 성분은 AES 분석에서 Si, N 외에 O도 존재하는 것을 볼 수 있었다.

실리콘질화막의 성장 활성화 에너지는 3시간 공정에서 약 0.3657 eV정도였으며 비유전율은 1100°C에서 2시간 동안 열적 질화시켰을 때 약 6정도의 값을 나타내었다. 누설전류는 인가 전기장이 $1\text{MV}/\text{cm}^2$, $30\text{MV}/\text{cm}^2$ 일 때 각각 $2.5 \times 10^{-7}\text{A}$, $6.7 \times 10^{-6}\text{A}$ 정도였다.

성장된 실리콘질화막의 산화는 전식 산화에서 1000°C, 습식 산화에서는 900°C 이하의 온도에서는 장시간 억제됨을 볼 수 있었으며 또한 산화억제특성은 산화온도에 매우 민감하다는 것을 알 수 있었다.

參 考 文 献

- [1] M.M. Moslehi and K.C. Saraswat, "Thermal nitridation of Si and Si_2O_5 for VLSI," *IEEE Trans. Electron Device* vol. ED-32, no. 2, pp. 106-123, 1985.
- [2] 伊藤隆司, "熱窒化技術" 超LSI技術, 半導體研究振興會, 工業調査會 發行, pp. 195-217, 1982.
- [3] T. Ito, T. Nakamura, and H. Ishikawa, "Effect of thermally nitrided SiO_2 (nitroxide) on MOS characteristics," *J. Electrochem. Soc.*, vol. 129, no. 1, pp. 184-188, 1982.
- [4] F.L. Terry, R.J. Aucoin, M. L. Naiman, and S.D. Senturia, "Radiation effects in nitrided oxides," *IEEE Electron Device Lett.*, vol. EDL-4, no. 6, pp. 191-193, 1983.
- [5] E. Kooi, J.G. Van Lierop, and J.A. Appels, "Formation of silicon nitride at Si-SiO₂ interface during local oxidation of silicon and during heat-treatment of oxidized silicon in NH_3 gas," *J. Electrochem. Soc.*, vol. 125, no. 7, pp. 1117-1120, 1976.
- [6] S.P. Murarka, C.C. Chang, and A.C. Adams, "Thermal nitridation of silicon in ammonia gas, composition and oxidation resistance of resulting films," *J. Electrochem. Soc.*, vol. 126, no. 6, pp. 996-1003, 1979.
- [7] F.H.P.M. Habraken, A.E.T. Kuiper, Y. Tamminga, and J.B. Theeten, "Thermal nitridation of silicon dioxide films," *J. Appl. Phys.*, vol. 53, no. 10, pp. 6996-7002, 1982.
- [8] T. Ito, S. Hijiya, T. Nozaki, H. Arakawa, M. Shinoda, and Y. Fukuakwa, "Very thin silicon nitride films grown by direct thermal reaction with nitrogen," *J. Electrochem. Soc.*, vol. 125, pp. 448-452, 1982.
- [9] Y. Hayafuji and Kajiwara, "Nitridation of silicon and oxidized-silicon," *J. Electrochem. Soc.*, vol. 129, no. 9, pp. 2101-2108, 1982.
- [10] T. Ito, T. Nozaki, H. Arakawa, and M. Shinoda, "Thermally grown silicon nitride films for high-performance MNS devices," *Appl. Phys. Lett.*, vol. 32, no. 5, pp. 330-331, 1978.
- [11] 이용수, 조범무, 이용현, 손병기, "Hot-wall 및 cold-wall 공정이 SiO_2 열적 질화막의 특성에 미치는 영향," 전자공학회 논문지, 제25권 12호, pp. 147-153, 1988.
- [12] M.M. Moslehi, "Thermal and plasma nitridation of silicon and silicon dioxide for ultrathin gate insulators of MOS VLSI," Doctorate Thesis, Stanford University California, 1986.
- [13] C.Y. Wu and C.T. King, "Growth kinetics of silicon thermal nitridation," *J. Electrochem. Soc.*, vol. 129, no. 7, pp. 1559-1563, 1982.
- [14] S.M. Sze, "Physics of semiconductor devices," 2nd ed. Wiley and sons, N.Y., Chap. 7, 1981.
- [15] A.E.T. Kuiper, F.H.P.M. Habraken, Y. Tamminga nad G.E. Thomas, "Interface composition thin silicon nitride and oxinitride films as prepared by different growth techniques," *Insulating Films On Semiconductors*, edited by J.F. Verweij and D.R. Wolters, pp. 116-120, 1983.
- [16] 飯塙尚和, "微細化素子における ゲート酸化膜 半導體研究 16, chap. 5, 半導體研究振興會, 工業調査會, 1979.

著者紹介

李 龍 錸 (正會員) 第25卷 第12號 參照

현재 경북대학교 전자공학과
부교수

王 鎮 錫 (正會員) 第27卷 第5號 參照

현재 충남대학교 전자공학과
교수