

一定 利得 이미턴스 軌跡을 利用한 超廣帶域 마이크로波 增幅器 設計

(Design of Ultra-broadband Microwave Amplifier Using
Immittance Loci of Constant Gain)

具 京 憲* 李 忠 雄**

(Kyung Heon Koo and Choong Woong Lee)

要 約

超廣帶域 마이크로波 增幅器 設計法을 提示한다. 有損失 回路를 直列 임피던스 成分 및 並列어드미턴스 成分이 結合된 形態로 나타내고, 이를 增幅器의 入出力 또는 中間段에 連結하여 具現 可能한 利得 및 反射係數의 範圍를 구하였다. 具現 可能 範圍內의 一定 利得 및 反射係數를 갖는 直並列 이미턴스의 軌跡을 구하고, 이를 利用하여 整合回路를 設計하였다. 提案된 方法을 利用하여 dc에서 12GHz의 周波數 帶域에서 動作하는 超廣帶域 마이크로波 增幅器 設計 例를 提示하였다.

Abstract

A design method of ultra-broadband microwave amplifier is presented. A lossy network is represented as the combination of a serial impedance component and a parallel admittance component, and the realizable ranges of the gain and the reflection coefficients are derived with the components connected to the input, output or interstage network.. The matching network has been designed by using the serial and parallel admittance loci which have the constant gain or reflection coefficients within the realizable ranges. Using the proposed method, design examples of ultra-broadband amplifiers operating from dc to 12GHz frequency range are presented.

I. 序 論

트랜지스터가 주어졌을 때 具現 可能한 最大 利得은 入出力 整合回路를 完全 整合시켜 얻을 수 있다. 最大 利得內의 範圍에서 一定 利得을 갖는 入出力 反

射係數의 軌跡은 여러 文獻에 發表되었다.^[1] 有損失 整合 마이크로波 增幅器에 대한 許多 研究가 進行되어 왔으나, 大部分 特定한 回路 形態를 假定하였으며^[2,3] 任意의 回路 形態를 갖는 整合回路에 대한 研究가 Perez 등에 의해 행하여졌다.^[4]

本 研究에서는 有損失 整合回路를 直列의 임피던스 成分 및 並列의 어드미턴스 成分이 結合된 形態로 構成하고, 이를 增幅器의 入出力 또는 中間段에 連結할 境遇 具現 可能한 最大 利得 및 反射係數의 範圍를 구하였다. 또 增幅器의 利得, 反射係數와 直並列 이미턴스사이의 雙一次變換式을 誘導하여 具現

*正會員, 仁川大學校 電子工學科
(Dept. of Elec. Eng., Incheon Univ.)

**正會員, 서울大學校 電子工學科
(Dept. of Elec. Eng., Seoul Nat'l Univ.)

接受日字 : 1990年 6月 19日

可能範圍내의 一定利得 및 反射係數를 갖는 直並列 이미턴스의 軌跡을 그리고, 이를 利用하여 整合回路를 設計하는 法을 提示하였다. 이때 增幅器의 動作周波數 帶域이 넓은 境遇에는 周波數 帶域을 몇개 區間으로 分割하여 각 區間에 適合한 直列成分 및 並列成分을 찾은 후 이들의 結合으로 廣帶域의 원하는 特性을 갖는 回路 設計가 可能함을 보았다. 提示된 理論을 利用하여 dc에서 12GHz의 周波數 帶域에서 動作하는 超廣帶域 마이크로파 增幅器를 設計하였다.

II. 直並列 이미턴스에 의한 마이크로파 增幅器의 利得 및 反射係數

1. 中間段 整合回路에 의한 마이크로파 增幅器의 具現可能 利得

直列 임피던스 成分 또는 並列 어드미턴스 成分으로 表示되는 回路를 利用하여 增幅器의 整合回路를 具現하는 境遇 각각의 直並列 이미턴스와 利得 또는 反射係數 사이에는 雙一次變換의 關係가 成立한다. 이때 受動의 이미턴스에 의한 增幅器의 利得 및 反射係數의 具現範圍은 잘 알려져 있다.^[5] 이를一般化하여 有損失回路를 直列 임피던스 成分과 並列 어드미턴스 成分의 結合으로構成하는 境遇 具現可能 利得의範圍을 誘導하기 위해 直列 임피던스 Z_M 과 散亂行列 $[f_{\mu}]$ 로 表示되는 FET의 縱續連結回路의 散亂行列을 $[S_{11}]$, 全體回路의 散亂行列을 $[S_{21}]$ 로 表示한다.

먼저 直列 임피던스 Z_M 과 散亂行列 $[f_{\mu}]$ 와의 縱續連結回路의 散亂係數를 써보면 다음과 같다.




그림 1. 두개의 트랜지스터와 정규화 이미턴스 Z_M , Y_M 의 縱續連結回路

Fig. 1. Cascaded connection of two transistors and the normalized immittances Y_M and Z_M .

$$S_{21}' = \frac{2f_{21}}{Z_M(1-f_{11})+2} \quad (1)$$

$$S'_{11} = \frac{Z_M(1-f_{11})+2f_{11}}{Z_M(1-f_{11})+2} \quad (2)$$

$$S'_{21} = \frac{f_{21}}{(1-f_{11})}(1-S'_{11}) \quad (3)$$

마찬가지로 $[f_{\mu}]$ 및 $[S_{11}]$ 의 散亂行列을 갖는 2포트 사이에 어드미턴스 Y_M 을 並列로 連結하여構成한回路의 散亂係數 S_{21} 은 다음과 같이 表示할 수 있다.

$$\begin{aligned} S_{21} &= \frac{2f'_{21} S'_{21}}{Y_M(1+f'_{22})(1+S'_{11}) + 2(1-f'_{22}S'_{11})} \\ &= 2f'_{21} \frac{f_{21}}{(1-f_{11})} \frac{1-S'_{11}}{Y_M(1+f'_{22})(1+S'_{11}) + 2(1-f'_{22}S'_{11})} \end{aligned} \quad (4)$$

2포트 散亂行列 $[f_{\mu}]$ 및 $[S_{11}]$ 사이에 受動並列 어드미턴스 Y_M 을 連結하여 具現可能한 S_{21} 의範圍는 S_{21} 平面上에서 原點을通過하는 圓 内部가 되며 그最大值는 $|D/n|$ 가 된다(그림 2(a)참고). 이때 n 와 D 는 S'_{11} 의 函數로 그 값은 다음과 같다.

$$n = \text{Re} \left[\frac{1-f'_{22}S'_{11}}{(1+f'_{22})(1+S'_{11})} \right]$$

$$D = \frac{f'_{21}S'_{21}}{(1+f'_{22})(1+S'_{11})}$$

S'_{21} 와 S'_{11} 사이의 關係를 利用하여 S_{21} 크기의 最大值를 다음 값 g 의 크기의 最大值로 나타낼 수 있다.

$$g = D/n$$

$$\begin{aligned} &= f'_{21}(1+f'_{22}*) \frac{f_{21}}{(1-f_{11})} \\ &\cdot \frac{(1-S'_{11})(1+S'_{11}*)}{\text{Re}[(1+f'_{22}*)(1-f'_{22}S'_{11})(1+S'_{11}*)]} \end{aligned} \quad (5)$$

이때 S'_{11} 의 具現可能範圍는 그림 2(b)의 圓 内部가 되며 具現可能範圍를 나타내는 圓의 半徑 a 는 다음과 같다.

$$a = \frac{1}{2\text{Re}(\frac{1}{1-f_{11}})} = \frac{|1-f_{11}|^2}{2\text{Re}(1-f_{11}*)}$$

g 가 S'_{11} 에 대해 解析的이면 maximum modulus 定理에 의해 具現可能 S'_{11} 의 境界에서 g 의 最大值가 發生하나, 이 境遇에는 Cauchy-Riemann式을 滿足하지




그림 2. S_{21} 및 S'_{11} 의 具現 可能 範圍(圓의 内部)
Fig. 2. Realizable ranges of S_{21} and S'_{11} (inside of the circles).

않으므로 g 가 S'_{11} 에 대해 解析的이지 않다. 따라서 S'_{11} 의 具現 可能 圓 内部의 모든 값에서 g 의 크기를 點檢해야 한다. g 의 크기의 最大值를 구하기 위하여 다음 양들을 定義하자.

$$\begin{aligned} f &= \left| \frac{g}{f'_{21}(1+f'_{22}^*) f_{21} / (1-f_{11})} \right|^2 \\ &= \left| \frac{(1-S'_{11})(1+S'_{11}^*)}{\operatorname{Re}[(1+f'_{22}^*)(1-f'_{22}S'_{11})(1+S'_{11}^*)]} \right|^2 \quad (6) \end{aligned}$$

$$S'_{11} = x + iy \quad (7)$$

S'_{11} 의 具現 範圍를, 中心이 $1-r$ 이고 半徑이 r 인 圓의 集合으로 생각하여 r 의 範圍를 0에서 a 사이의 陽數로 생각할 수 있다. 따라서 S'_{11} 의 具現 可能 範圍內의 任意의 圓에 대해 S_{21} 의 最大值를 구하면 이는 半徑 r 의 函數가 되고, 이를 다시 r 에 관한 變化를 調査하면 具現 可能 S'_{11} 의 모든 範圍에 대해 S_{21} 크기의 最大值 및 그때의 S'_{11} 를 구할 수 있다. 식(6)과 식(7)을 結合하면 다음과 같다.

$$f = \frac{(1-x^2-y^2)^2 + (2y)^2}{(c_1+c_2x+c_3x^2+c_3y^2)^2} \quad (8)$$

이때 c_1, c_2, c_3 는 다음과 같다.

$$\begin{aligned} c_1 &= 1 + \operatorname{Re}(f'_{22}) \\ c_2 &= -1 + |f'_{22}|^2 \\ c_3 &= -\operatorname{Re}(f'_{22}) - |f'_{22}|^2 = -c_1 - c_2 \end{aligned}$$

S'_{11} 의 具現 可能 範圍內의 任意의 圓의 式은 다음과 같이 表示할 수 있다.

$$(x-1+r)^2 + y^2 = r^2 \quad (9)$$

단 $0 \leq r \leq a$ 의 條件을 갖는다.

식(9)를 滿足하는 f 의 最大值를 Lagrangian multiplier를 利用하여 구하기 위하여 制約 條件 ϕ 를 다음

과 같이 생각한다.^[6]

$$\phi = (x-1+r)^2 + y^2 - r^2 = 0 \quad (10)$$

f 가 最大가 되는 (x, y) 값에서는 다음 條件을 滿足한다.

$$df = \frac{\partial f}{\partial x} dx + \frac{\partial f}{\partial y} dy = 0 \quad (11a)$$

$$\frac{\partial f}{\partial x} + \lambda \frac{\partial \phi}{\partial x} = 0 \quad (11b)$$

$$\frac{\partial f}{\partial y} + \lambda \frac{\partial \phi}{\partial y} = 0 \quad (11c)$$

이때 λ 는 Lagrangian multiplier이며, 식 (11)에서 f 가 最大值가 되는 S'_{11} 의 值은 다음과 같다.

$$\begin{aligned} S'_{11} &= 1-2r && \text{for } 0 \leq r < -\frac{c_2}{2c_1} \\ S'_{11} &= \frac{(2-2r)c_1 + c_2}{(2-2r)c_1 - c_2}, \pm \frac{2((2r^2-2r)c_1c_2-(1-r)c_2^2)^{1/2}}{(2-2r)c_1 - c_2} && \text{for } -\frac{c_2}{2c_1} \leq r \leq a \quad (12) \end{aligned}$$

r 값의 變化에 따른 f 의 變化를 計算하면 f 는 r 에 대해 單純 增加 函數이다. 따라서 S_{21} 크기의 最大值는 다음과 같다.

$$\begin{aligned} |S_{21}|_{\max} &= |f'_{21}(1+f'_{22}^*) \frac{f_{21}}{1-f_{11}}| \frac{2a}{1+2a\operatorname{Re}(f'_{22})-(1-2a)|f'_{21}|^2} \\ &\text{for } 0 \leq a \leq -\frac{c_2}{2c_1} \quad (13) \\ |S_{21}|_{\max} &= \frac{|f'_{21}f_{21}|}{((1-|f'_{21}|^2)(1-|f_{11}|^2))^{1/2}} \quad \text{for } -\frac{c_2}{2c_1} \leq a \leq 1 \end{aligned}$$

直列 임피던스 Z_M 와 並列 어드미턴스 Y_M 의 位置가 서로 바뀐 境遇에도 마찬가지 方法으로 具現可能 한 利得의 範圍를 구할 수 있다. 具現 可能 한 利得 範圍內의 特定 利得을 具現하기 위해서는 Z_M 와 Y_M 의 適切한 組合이 可能하며 일단 Z_M 또는 Y_M 가 決定된 後에 다른 이미턴스 成分과 利得 또는 反射係數 사이에는 雙一次變換의 關係가 있으며 이를 利用하여 適切한 利得 또는 反射係數를 갖는 回路를 設計할 수 있다.^[5]

2. 入力 整合回路에 의한 增幅器의 具現 可能 利得 및 反射係數

並列 및 直列 이미턴스를 增幅器의 入力段에 連結한 境遇, 具現 可能 한 利得 및 反射係數의 範圍는 中間段 整合의 境遇와 마찬가지 方法으로 誘導할 수 있다. 그림 3 과 같은 回路에 대해 Z_M 과 2포트 散亂




그림 3. 正規化 이미티스 Y_M , Z_M 과 트랜지스터의 縱續 連結 回路

Fig. 3. Cascaded connection of the normalized admittances Y_M , Z_M and the transistor.

行列 $[f_{11}]$ 와의 縱續 連結 回路의 散亂 行列 을 $[S'_{21}]$, 全體 回路의 散亂 行列 을 $[S_{21}]$ 라 하자. 이때 全體 回路의 散亂 係數 S_{21} 은 다음과 같다.

$$S_{21} = \frac{2S'_{21}}{Y_M(1+S'_{11})+2} \quad (14)$$

中間段 回路에서의 論議와 같이 일단 $[S'_{21}]$ 이決定되면 受動 Y_M 에 의해 具現 可能한 S_{21} 크기의 最大 值는 $|S'_{21}(1+S'_{11}^*)/\text{Re}(1+S'_{11})|$ 이 된다. 마찬가지로 Z_M 과 $[f_{11}]$ 의 縱續 連結에 의해 얻어진 S'_{21} 과 S'_{11} 的 關係를 利用하면 S_{21} 크기의 最大 值는 다음 값의 크기 가 最大 值가 될 때가 된다.

$$g = \frac{f_{21}}{1-f_{11}} \frac{(1-S'_{11})(1+S'_{11}^*)}{\text{Re}(1+S'_{11})} \quad (15)$$

단 S'_{11} 의 具現 可能 範圍는 그림 2(b)의 圓 内部가 된다. Lagrangian multiplier를 利用하여 S_{21} 크기의 最大 值를 구하면 다음과 같다.

$$|S_{21}|_{\text{MAX}} = |f_{21}| \frac{|1-f_{11}|}{\text{Re}(1-f_{11})} \quad \text{for } 0 \leq a \leq 0.5$$

$$|S_{21}|_{\text{MAX}} = \frac{|f_{21}|}{(1-|f_{11}|^2)^{1/2}} \quad \text{for } 0.5 \leq a \leq 1 \quad (16)$$

이때 a 는 具現 可能한 S'_{11} 範圍를 나타내는 圓의 半徑으로, 具現 可能한 最大 利得은 a 가 0.5보다 작을 때는 直列 Z_M 만에 의해 얻을 수 있는 最大 利得과 같으며, 0.5보다 클 때에는 공액 整合에 의한 最大 利得이 됨을 알 수 있다.

Y_M 과 Z_M 의 結合 回路를 利用하여, 具現 可能한 最大 利得 $|S_{21}|_{\text{MAX}}$ 보다 작은 크기의 利得 M 을 具現하고자 할 때可能한 S_{11} 의 範圍를 다음 關係式을 利用하여 구할 수 있다.

$$S_{21} = \frac{f_{21}}{1-f_{11}} \frac{1-S'_{11}}{1+S'_{11}} (1+S_{11}) \quad (17)$$

먼저 a 가 0.5보다 작을 때에는 直列 Z_M 만으로 最大 利得이 可能하며 $|S_{21}|=M$ 을 選擇한 境遇의 具現 可能 S_{11} 은 다음 圖과 그림 2(b)의 具現 可能 S_{11} 範圍의 共通 部分이 된다.

$$|1-S_{11}| = |1-f_{11}| \frac{M}{|f_{21}|} \quad (18)$$

이때 S_{11} 의 具現 可能 範圍가 滿足스럽지 못하면 Y_M 과 Z_M 의 結合에 의해 適切한 利得과 反射 係數을 具現할 수 있다. a 가 0.5보다 큰 境遇 S_{11} 의 可能 範圍는 中心이 $-1+r_0$, 半徑이 r_0 인 圓의 内部이며 이 때 r_0 는 $|1+S'_{11}|^2/2\text{Re}(1+S'_{11}^*)$ 이다. S'_{11} 는 Z_M 에 의해 決定되며 그림 2(b)의 圓 内部 중 $|S_{21}|=M$ 이 可能한 値이어야 한다. 이때 一定한 $|S_{21}|$ 과 反射 係數가 0이 되는 Y_M 및 Z_M 의 軌跡은 다음과 같이 구할 수 있다. 먼저 S_{11} 을 Y_M 과 Z_M 의 函數로 表示하여 0이 되는 條件을 代入하면 Y_M 과 Z_M 사이의 關係는 다음과 같다.

$$Y_M + \frac{1-f_{11}}{(1-f_{11})Z_M + (1+f_{11})} = 1 \quad (19)$$

$$S_{21} = \frac{f_{21}}{(1-f_{11})Z_M + (1+f_{11})} \quad (20)$$

식 (20)에서 $|S_{21}|=M$ 을 滿足하는 Z_M 의 軌跡을 스미스 차트에서 구할 수 있다. 이때 Z_M 의 軌跡은 S_{11} 이 0이 아닌 境遇에는 식 (17)에서 $S_{21}/1+S_{11}$ 의 크기가 M 이 되는 境遇를 나타낸다. 스미스 차트상의 軌跡에서 適切한 Z_M 를 選擇하면 $[S'_{21}]$ 이 決定되며 $S_{11}=0$ 을 滿足하도록 Y_M 을 選擇하면 $|S_{21}|=M$ 이 된다.

식 (19)에서 Y_M 이 受動의 性質을 갖기 위해서는 Z_M 의 領域이 制限되며, $\text{Re}[Y_M] \geq 0$ 의 條件에서 Z_M 은 다음 範圍를 滿足해야 한다.

$$|Z_M - \frac{3f_{11}+1}{2(f_{11}-1)}| \geq \frac{1}{2} \quad (21)$$

따라서 Z_M 이 식 (20)과 (21)의 共通 範圍에 있어야 受動 Y_M 으로 $|S_{21}|=M$ 과 $S_{11}=0$ 을 얻을 수 있다. 위 두 식의 共通 部分이 없는 境遇는 $|S_{21}|=M$ 과 $S_{11}=0$ 을 具現할 수 없는 境遇이므로 M 을 새로운 值으로 택하거나 S_{11} 을 0이 아닌 다른 值으로 具現하여야 한다. 이 두 領域의 共通 部分에서 適切한 Z_M 을 選擇하면 S'_{11} 가 決定되며, S_{21} , S_{11} 과 Y_M 사이의 關係에 의해 $|S_{21}|$ 과 $|S_{11}|$ 이 一定한 Y_M 의 軌跡이 주어지므로 適切한 Y_M 을 選擇할 수 있다. 이에 따라 Y_M 및 Z_M 을 回路로 具現한다.

III. 有損失 超廣帶域 增幅器의 設計

앞에서 提示한 理論을 利用하여 dc에서 12GHz의 周波數範圍에서 動作하는 超廣帶域 增幅器를 NE71083 FET로 設計하였다. 超廣帶域 增幅器의 利得은 FET의 低周波에서의 特性에 의해서 制限받으며 入力과 出力이 整合된 單一段 增幅器의 境遇 dc에서의 利得은 다음 식으로 表示된다. 이때 g_m 은 FET의 傳達 컨덕턴스(transconductance)이다.^[7]

$$G = \left(\frac{g_m R_o}{2} \right)^2 \quad (22)$$

이 境遇 入力과 出力에 適切한 不整合(mismatch)을 許容하면 그 利得을 增加시킬 수 있으며, 入力과 出力의 VSWR을 각각 ρ_{IN} 및 ρ_{OUT} 으로 表示할 때 利得式은 다음과 같다.

$$G = \left\{ 2g_m R_o \frac{\rho_{IN} \rho_{OUT}}{(1 + \rho_{IN})(1 + \rho_{OUT})} \right\}^2 \quad (23)$$

例로 入力과 出力 VSWR이 2인 境遇의 電力 利得은 入出力이 完全 整合된 境遇에 비해 $(16/9)^2$ 만큼 增加한다.

一段 增幅器의 設計에 앞에서 言及한 一定 利得 이미던스 軌跡을 利用하기 위해 먼저 FET의 出力を 整合시킨다. FET의 出力에 並列로 抵抗 - 인더턴스 直列回路를 連結하고, 인더턴스 및 1/4波長 임피던스 變成器등을 追加하면 出力 VSWR은 2以下가 된다. 다음에 FET와 出力 整合回路를 連結하여 만든 2포트回路의 散亂係數를 計算하고, 入力에 直列 또는 並列로 이미던스를 連結하여 具現可能한 利得 및 反射係數의 範圍를 구한다. 低周波에서의 散亂係數에서 直接 傳達 컨덕턴스를 구하면 約 50m Ω 이므로 入出力 整合시 dc에서의 利得은 1.93 dB가 된다. 이 때 入力 및 出力의 VSWR을 2까지 許容하면 dc에서의 利得은 6.92 dB가 된다.

平坦 利得을 6dB로 選擇할 때 並列 Y_M 에 의한 入力 反射係數 $|S_{11}|$ 은 dc에서 4GHz까지는 0.3以下가 可能하나 8GHz 및 12GHz에서는 具現可能한 最小值가 각각 0.5 및 0.7程度가 되어 높은 周波數帶域에서는 Y_M 에 의한 入力 整合이 어려움을 알 수 있다. 마찬가지로 Z_M 에 의한 入力 反射係數의 具現範圍도 利得을 6dB로 할 때는 8, 12GHz에서 각각 0.4 및 0.7 이상이 되어 Z_M 만으로는 整合이 困難하다. 따라서 0, 4GHz등의 周波數帶域에서는 주로 Y_M 에 의해 整合을 하고 8, 12GHz 등의 周波數帶域에서는 Y_M 및 Z_M 의 結合에 의해 整合回路를 設計해야 한다.

Y_M 과 Z_M 의 適切한 結合回路를 구하기 위하여, 12

GHz에서 受動 Y_M 에 의해 $|S_{21}|/1+S_{11}|=2.0$ 이 可能한 Z_M 의 軌跡을 그림 4 (a)의 스미스 차트에 實線으로 그렸다. 12GHz에서의 點線은 이를 境界로 $Z_M=\infty$ 인 점을 包含하는 領域에서 受動 Y_M 에 의해 $S_{11}=0$ 이 可能함을 나타낸다. 따라서 이 實線과 $S_{11}=0$ 이 可能한 領域의 共通部分에서 $|S_{21}|=2.0$ 과 $S_{11}=0$ 이 可能하다. 마찬가지 軌跡을 8GHz에서도 그릴 수 있으나 8과 12GHz 周波數帶域에서 이 條件들을 滿足하는 回路를 設計하기가 容易하지 않다. 이 때문에 8GHz에서 $S_{11}=-0.3$ 이 可能한 領域을 그림 4 (a)에 나타내었다. 이 領域에서의 S_{11} 의 變化에 따라 $|S_{21}|$ 을 一定하게 維持하기 위해서는 $|S_{21}|/1+S_{11}|$ 이 變化해야 한다. 8GHz에서의 實線은 Y_M 에 의해 $|S_{21}|=2.0$ 과 $S_{11}=-0.3$ 을 求める Z_M 의 軌跡을 나타낸다.

8과 12GHz에서 周波數 軌跡이 이 領域들에 接近하는 直列回路는 並列 連結된 抵抗 - 캐패시턴스와 인더턴스를 連結하여 具現할 수 있다. 設計된 回路와 그 周波數 軌跡을 그림 4 (a)에 나타내었다. 일단 直列回路를 設計한 뒤에 增幅器 入力에 連結한 Y_M 에 의해 具現可能한 利得 및 反射係數範圍를 구한다. 6dB의 利得을 갖는 Y_M 의 軌跡과 각 周波數에서 이 軌跡에 接近하는 周波數特性을 가진 回路로 抵抗 - 傳送線路回路를 利用하였다. 抵抗 - 傳送線路에 의한 Y_M 의 軌跡은 스미스 차트상에서 半圓이 되는데 抵抗值 및 傳送線路의 길이로 dc 및 12GHz에서




그림 4. (a) $|S_{21}|=2.0$ 과 12GHz에서 $S_{11}=0$ 및 8GHz에서 $S_{11}=-0.3$ 을 위한 軌跡(實線) 및 受動 Y_M 에 의해 S_{11} 이 0이나 -0.3 이 可能한 Z_M 領域을 나타내는 境界(點線)
(b) $|S_{21}|=2.0$ 인 Y_M 의 軌跡

Fig. 4. (a) Z_M loci of $|S_{21}|=2.0$ and $S_{11}=0$ at 12GHz or $S_{11}=-0.3$ at 8GHz (solid lines), and the boundaries whose right sides represent the region where S_{11} may be 0 or -0.3 with passive Y_M (dotted lines),
(b) Y_M loci of $|S_{21}|=2.0$.

의 Y_M 값을決定하고 傳送線路의 임피던스 값으로 4GHz에서의 特性을決定한다. 이때 一定利得을 얻기 위해서는 8, 12GHz 사이에서는 周波數變化에 따른 서셉턴스變化가 커야하므로開放線路의 서셉턴스가 캐페시터의 境遇보다 급격히變化하는特性을利用하였다. 設計된 增幅器回路 및 特性을 그림5에 나타내었다. 設計된 增幅器는 5.9 ± 0.25 dB의 利得特性을 갖고 入力 VSWR은 2.8以下, 出力 VSWR은 1.9以下의 特性을 갖음을 알 수 있다.




그림 5. 設計된 一段增幅器의 回路圖 및 特性
Fig. 5. Circuit diagram and the characteristics of the designed single-stage amplifier.

마찬가지 方法으로 中間段整合回路를 設計할 수 있다. 中間段整合回路의 設計過程을 보이기 위해 二段增幅器에서 먼저 入力 및 出力整合回路를 決定한 後에 中間段整合回路를 設計한다. 出力整合回路는 一段設計例와 同一한 回路를利用하고, 入力整合回路는 FET를 低周波에서 整合시키기 위해 並列로 抵抗-傳送線路回路를 連結하고 높은 周波數領域의 整合을 無損失整合回路를利用하였다. 無損失回路는 2素子回路로 變換 Q方法을利用하여 設計하였다.^[8] 2素子의 無損失回路와 並列連結抵抗-傳送線路回路로 整合된 FET는 dc에서 12GHz의 周波數帶域에서 入力 VSWR이 약 3.5以下가 된다.

入力整合回路와 FET, FET와 出力整合回路에의 한 散亂係數를 計算하고 이 사이에 直列 임피던스 및 並列 어드미턴스를 連結하여 具現可能한 利得範圍을 구할 수 있다. 直列 임피던스回路를 具現하

기 위하여, 直列受動回路에의한 具現可能 利得의範圍를 구해보면 12GHz에서 最大 $|S_{21}|$ 은 6.9의 크기를 갖는다. 이 크기 以內의 $|S_{21}|$ 값을 갖는 Z_M 의 軌跡을 0, 4, 8, 12GHz 등에서 몇개 그려 이들 軌跡과 交叉하는 特性을 갖는 回路를 具現한다. 이때 適切한 反射係數를維持하기 위해 12GHz에서 $|S_{11}| = 0.5$ 가 되는 Z_M 의 軌跡을 함께 나타내었다. 그림6(a)에 $|S_{21}| = 5.5$ 의 값을 갖는 Z_M 의 軌跡과 이들 軌跡에 接近하는 15Ω 과 $3pF$ 並列回路의 周波數特性을 나타내었다. Z_M 에 의하여 $|S_{21}| = 6.5$ 의 平坦 利得을 具現할 수 있으나 이때 12GHz에서는 入力反射係數가 0.5보다 커지게 됨을 알 수 있다.




그림 6. (a) $|S_{21}| = 5.5$ 및 $|S_{11}| = 0.5$ 인 中間段 Z_M 의 軌跡
(b) $|S_{21}| = 5.5$ 인 中間段 Y_M 의 軌跡

Fig. 6. (a) Interstage Z_M loci of $|S_{21}| = 5.5$ and of $|S_{11}| = 0.5$,
(b) Interstage Y_M loci of $|S_{21}| = 5.5$.

直列 임피던스 회로를 具現한 後, 이 回路와 FET出力整合回路로構成된 2포트回路의 散亂係數를 구한다. 入力整合回路와 FET가連結된回路의 散亂係數와 이 散亂係數를利用하여 並列로受動어드미턴스를連結하여 具現可能한 利得의範圍를 구한다. 각周波數에서 具現可能한 $|S_{21}|$ 을 구하면 12GHz에서의 最大具現値가 6이된다. 그러나 8GHz에서의 $|S_{21}| = 6$ 의 軌跡이 다른周波數에서의 軌跡과 멀리 떨어져 있어 이값을 全體周波數帶域에서平坦하게 얻을 수 없다. $|S_{21}| = 5.5$ 의 特性을 갖는 Y_M 의 軌跡을 0, 4, 8, 12GHz 등에서 그려보면 그림6(b)와 같다. 각周波數에서 이 軌跡에接近하는 特性은抵抗-傳送線路回路로 얻을 수 있다. 設計된 二段增幅器는 dc에서 12GHz의 周波數帶域에서 14.4 ± 0.6 dB의 利得特性을 갖고 入力VSWR은 3.1以下,

出力 VSWR은 1.8以下の値을 갖는다. 增幅器의 特性을 改善하고자하면 素子值를 最適化하거나 追加로 整合回路을 連結하여 可能하다. 設計된 增幅器의 回路圖 및 特性은 그림 7과 같다.




그림 7. 設計된 二段 增幅器의 回路圖 및 特性
Fig. 7. Circuit diagram and the characteristics of the designed two-stage amplifier.

IV. 結 論

本論文에서는 增幅器의 入力 및 中間段에 直列 및 並列 이미티스를 連結하여 具現可能한 利得 및 反射係數의 範圍를 誘導하고, 適切한 利得 및 反射係數를 選擇하는 法을 提示하였다. 또한 一定 利得을 갖는 直列 및 並列 이미티스의 軌跡을 利用하여 整合回路를 設計하는 方法으로 dc에서 12GHz 範圍까지 動作하는 利得 5.9 ± 0.25 dB, 入力 및 出力 VSWR이 각각 2.8 및 1.9以下인 一段 增幅器 및 利得 14.4

± 0.6 dB, 入力 및 出力 VSWR이 각각 3.1 및 1.8以下인 二段 增幅器를 設計하여 本論文에서 提示한 方法이 有用함을 보았다.

參 考 文 獻

- [1] S.Y. Liao, *Microwave Circuit Analysis and Amplifier Design*, Prentice Hall International, 1987.
- [2] A.N. Riddle and R.J. Trew, "A broadband amplifier output network design," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-30, pp. 192-196, Feb. 1982.
- [3] K.B. Niclas, "On design and performance of lossy match GaAs MESFET amplifiers," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-30, pp. 1900-1907, Nov. 1982.
- [4] J.C. Villar and F. Perez, "Graphic design of matching and interstage lossy networks for microwave transistor amplifier," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-33, pp. 210-215, Mar. 1985.
- [5] K.H. Koo and C.W. Lee, "Design of lossy matching network for microwave broadband amplifier using the relationships between gain and reflection coefficients," *KITE Journal*, vol. 26, pp. 10-17, May 1989.
- [6] G. Arfken, *Mathematical Methods for Physicists*, Academic Press, 1970.
- [7] F. Perez and J. Obregon, "Low frequency limitations of ultrabroadband matched microwave amplifiers," *Electron. Lett.*, vol. 18, pp. 31-36, Jan. 1982.
- [8] P.L.D. Abrie, *The Design of Impedance Matching Networks for Radio Frequency and Microwave Amplifiers*, Artech House, 1985.

著 者 紹 介

具 京 憲 (正會員) 第26卷 第5號 參照
현재 인천대학교 전자공학과
조교수

李 忠 雄 (正會員) 第26卷 第5號 參照
현재 서울대학교 전자공학과
교수