VHDL 구문 분석기 개발

본 논문은 VHDL(Very High Speed IC Hardware Description Language)로 기술(description)한 입력을 받아 구문의 정확성을 검사하기 위한 구문 분석기 개발에 관한 것이다. 본 연구에서 채택한 VHDL 버젼은 1987년 12월 미국의 IEEE에서 표준 하드웨어 기술 언어로 공표한 VHDL 1076버젼을 대상으로 하고 있다. 현재는 입력이 구문과 일치하는가를 검사하여 맞지 않는 경우 에러 메시지(error message)를 내보내며, 맞는 경우 구문이 정확히 기술되었음을 사용자에게 통보한다. VHDL 구문 분석기는 향후 본 연구실에서 개발한 VHDL 시뮬레이터 및 합성기에서 front-end 툴로써 이용할 계획이며, VHDL 구문에 의한 기술을 통해 언어의 이해에도 이용할 수 있다. 프로그램은 SUN-3/160C 컴퓨터의 UNIX 4.2 BSD하에서 lex, yacc를 이용하여, C언어로 구현되었다.