시뮬레이티드 어닐링을 이용한 마크로 블럭의 배치

Macro Block Placement Using Simulated Annealing

Custom VLSI 칩의 설계에 있어서 임의의 폭과 높이를 갖는 직사각형 마크로 블럭을 효과적으로 배치하는 것은 칩의 면적과 신호 지연시간을 줄이기 위하여 매우 중요하다. 이 논문에서는 시뮬레이티드 어닐링을 사용하여 마크로 블럭을 전체적으로 최적 배치하기 위한 방법과, 시뮬레이티드 어닐링 과정이 끝난 후에 남아있는 직사각형 블럭들 사이의 중첩을 제거하는 효율적인 알고리듬을 제안하였다. 최소한의 배선영역을 확보하기 위해 각 블럭을 4방향으로 확장한 후에, 확장된 블럭들을 최대한 밀집되도록 배치하였다. 이 방법을 MV10000/UNIX 컴퓨터에서 C언어로 프로그램 하였으며 50개와 160개의 블럭으로 구성된 회로에 적용한 결과 좋은 배치를 얻을 수 있었다. 또한 최종 배치에 큰영향을 주는 파라미터에 대한 조사를 하였다.

An effective placement of macro blocks having arbitrary width and height is very important in reducing the chip area and the signal delay. In this paper, we proposed a method of macro block placement to obtain the globally optimal placement using simulated annealing, and an efficient algorithm for eliminating the overlaps between the rectangular macro blocks which may remain even after the simulated annealing process is terminated. Each macro block was enlarged to take into account minimal routing area, and these macro blocks were compacted as much as possible during the placement. This procedure was implemented in C language running on MV10000/UNIX computer system, and good placements were obtained by applying this procedure to two circuits which were consisted of 50 and 160 macro blocks respectively. Several parameters giving great effects to final placements were investigated.