

# 슈퍼컴퓨터 아키텍쳐

## —기술현황 및 발전추세—

김 성 천

(서강대 이공대 전자계산학과 부교수)

### 1. 서 언

지금으로부터 정확히 13년 전인 1976년, 미국의 Cray Research사의 Cray-1이라는 슈퍼컴퓨터(Supercomputer)가 미국의 Los Alamos 연구소에 납품된 것이 슈퍼컴퓨터의 상업화 시대를 도래하게 한 효시가 되었다. 당시의 Cray 프로세서(processor)는 가장 빠른 회로 기술인 ECL(Emitter Coupled-Logic)로 제작되어 12.5ns(nano second)의 clock 사이클(cycle)을 가졌다. [1]

고속 연산의 수행으로 인한 화로에 발생되는 막대한 열이 액화 프레온(liquid Freon) 가스에 프로세서를 담구어야 냉각 시킬 수 있는 새로운 냉각 시스템이 사용되었다. 1,300만불(dollar)의 고가인 엄청난 기계이었음은 물론이다. Los Alamos 연구소와 같은 엄청난 예산 규모의 정부차원의 연구를 수행하는 매우 제한된 사람만의 전용물일 수 밖에 없는 당연한 이치였다고나 할까?

이러한 슈퍼컴퓨터가 우리나라에도 도입되어(1988년 9월) KIST의 시스템 공학센터에 설치 가동 운영하기에 이르렀다. 곧이어 제2호기가 도입될 예정이라고 한다[2].

Cray-2 시스템 계열의 Cray-2S/4-128 시스템으로 서의 네개의 프로세서가 같이 병렬로 수행이 되는 4.1ns의 역시 1,000만불대의 고가의 컴퓨터 시스템이다. 이제 우리나라도 비로소 전세계적으로 설치되

어 있는 약 400여대의 슈퍼컴퓨터의 소유국의 하나로 등록하게 된셈이다. [1, 3, 4]

슈퍼컴퓨터는 이처럼 엄청난 투자가 유발되는 고가임에도 불구하고 최근에는 여러 응용 분야에 확산되어 이용되는 추세에 있다. [3, 4, 6, 7] 유명 컴퓨터 자문 회사의 하나인 미국의 Dataquest사의 보고에 의하면 1988년도의 13억6천불에서 1992년까지 약 2배에 달하는 36억2천불에 이르는 슈퍼컴퓨터의 시장을 형성하리라는 전망이다. [1] 아마도 10년 이내로 모든 연구 및 생산직에 종사하는 과학자 및 엔지니어들이 보편적으로 이용하게 되리라는 무리없는 예측에 이르게 된다.

이러한 예상은 으레 슈퍼컴퓨터이면 매우 고가이어야 한다는 일반 통념에 도전하는 소위 미니슈퍼컴퓨터(mini supercomputer) 및 그래픽 슈퍼컴퓨터(graphic supercomputer)의 출현에 더욱더 적중하고 있다. [1, 5]

미니슈퍼컴퓨터는 가격은 약 10배에서 100배정도로 저렴하면서도 기존의 슈퍼컴퓨터의 성능에 준하는(정확히 말해서 슈퍼컴퓨터의 성능의 일부를 말함) 가격대 성능비가 매우 우수한 것이 특징이다. 미국의 Convex사의 C시리즈 시스템과 Alliant사의 FX시스템이 대표적인 미니슈퍼컴퓨터이다.

그래픽 슈퍼컴퓨터는 일명 슈퍼그래픽 워크스테이션(workstation)이라고 불리우며 흔히 퍼스널(personal) 슈퍼컴퓨터라고도 일컫는다. 단일 사용자가

이용하는 그래픽 엔지니어링 워크스테이션으로 슈퍼 컴퓨터에서나 가능하였던 복잡한 그래픽을 빠른시간 내에 벡터프로세싱(Vector processing)으로 처리하게 한다. 미국의 Ardent사의 Titan시스템과 Alliant 사의 GX그래픽 시스템외의 많은 여러 제조 회사가 활발하게 활동하고 있는 상태에 있다. [5] (그림1은 몇몇 대표적인 제조회사 및 제품을 열거하였다)

이처럼 미니슈퍼컴퓨터 및 그래픽 슈퍼컴퓨터는 보통 수만에서 수십여만불 정도에 이르는 일반 컴퓨터 시스템의 값으로 수백만 또는 수천만불에 이르는

슈퍼컴퓨터 시스템에서나 가능하였던 성능을 얻을 수 있는 매우 현실적인 시스템으로 최근 각광을 받고 있다. 이러한 현 실점에서 본고에서는 동시 연산을 기본으로 하여 병렬처리(parallel processing)를 통한 초고속의 연산을 수행하는 슈퍼컴퓨터의 기능이 어떠한 구조적인 특징으로 가능하게 되는지 알아보자 한다. 슈퍼컴퓨터의 기술적인 측면과 발전추세를 슈퍼컴퓨터의 대명사라고 할 수 있는 Cray컴퓨터 시스템의 구조를 살펴보며 또한 일반적인 병렬구조를 고찰함으로써 논하고자 한다. [6, 7]




표 1. 단일사용자(single user) 그래픽 슈퍼컴퓨터

시스템	제조회사	비 고
Titan	Ardent Computer Corp.	벡터프로세서 사용, MIPS사의 *RISC 칩사용
GS1000	Stellar Computer Inc.	12-단계 *파이프라인(pipeline) CISC칩사용
GX4000	Alliant Computer Sys.	최대 8개의 그래픽 전용 프로세서 사용
Pixel Machine	AT&T	25~82개의 32-bit signal 프로세싱칩사용
Power Iris	Sillicon Graphics Inc.	MIPS사의 RISC칩사용
Domain Series 1000	Apollo Computer Inc.	Prism(Parallel-reduced-instruction-set-multiprocessing) 사용
TAAC-1	Sun Microsystems Inc.	200-bit long instruction word사용

\*RISC는 Reduced Instruction Set Computer로서 수행속도를 빠르게 하기 위하여 간단한 명령어 set로 구성된 프로세서임.

\*CISC는 Complex Instruction Set Computer로서 RISC와는 상반되는 기존의 명령어 방식을 갖춘 프로세서임.

\*파이프라인은 다음 Ⅱ절을 볼것.

## 2. 슈퍼컴퓨터 기술특징 및 분류


### 2.1 특 징

우리가 흔히 컴퓨터의 성능을 논할때에는 일평적

인 방법으로 통상 “컴퓨터가 얼마나 빠른 속도로 주어진 일을 수행할 수 있는가?”에 초점을 두고 있다. 일반적으로 여러 특정단위가 있겠으나 슈퍼컴퓨터의 경우에는 ‘Mflops(Mega floating point instructions per second)’라는 단위를 보편적으로 사용하는

데(물론 수처리가 아닌 논리처리(Symbolic processing) 전용의 인공지능용 슈퍼컴퓨터는 LIPS : Logical Inferences per Second를 사용하며 이는 flops의 수십 배에 해당된다고 볼 수 있다. 이는 초당 몇백만 개의 부동(floating point) 소수점 연산의 명령어를 수행할 수 있는가를 의미하게 된다. 일례로 IBM PC(8087 Numeric 프로세서 장착 시)의 경우 Linpack의 benchmark 테스트에서 0.012Mflops의 속도가 측정되었는데 초당 1만2천개의 명령어가 수행되었음을 나타내고 있다. (그림2) 슈퍼컴퓨터는 이에 비해 수천에서 수백만배의 빠른 속도로 동작되므로 가히 그 성능을 짐작할 수 있을 것이다. 표2는 현존하는 대표적인 슈퍼컴퓨터의 성능을 Linpack의 선형방정식의 근을 구하는 benchmark 테스트의 결과로 일반컴퓨터와 비교하여 나타내었다. [4, 8] 특히 팔호안의 측정값은 슈퍼컴퓨터 제조회사에서 주장하는 일반적인 측정에서의 최고(peak) 연산 속도를 나타낸다.

이러한 고속의 연산속도는 벡터(Vector) 프로세싱이라 하는 특별한 연산구조의 기능에서 이루어지게 된다. [7] 기존의 일반 컴퓨터에서는 스칼라(Scalar) 프로세싱이라 하여 주어진 일의 결과 하나를 얻기 위해 수많은 명령어(instruction)를 하나하나씩 순차적으로 풀어 수행시키는데 반하여 벡터 프로세싱은 한번에 여러 결과를 동시에 얻음으로써 초고속의 연산을 가능하게 하도록 한다. 기존의 범용 일반 컴퓨터에서 사용하는 컴퓨터구조와는 달리 수많은 벡터 레지스터(Register) 및 복수의 연산장치



PE<sub>i</sub> : i번째 Processing Element : 연산장치  
MM<sub>i</sub> : PE<sub>i</sub>의 지역(local) 메모리 모듈

그림 2. 배열 프로세서 시스템

표 2. 슈퍼컴퓨터의 Linpack 성능비교(팔호안은 최고연산속도임)

	시스템	Mflops
슈퍼컴퓨터	*ETA 10-E	52(10000)
	NEC SX-2	43
	Cray X-Mp-4	39(1400)
	NEC SX-1	36
	Cray X-Mp-2	24
	Cray-2	21(2000)
	CDC Cyber 205	17(800)
	Fujitsu VP-200	17
	Hitachi S-810/20	17
	Cray-1S	12(150)
일반컴퓨터	CDC Cyber 875	4.8
	IBM 3090/120E	3.1
	IBM 3081K	2.1
	DEC VAX 8600	.48
	IBM PC	.012

\* ETA 10-E 시스템은 금년초에 CDC사에서 생산 공급 중단함.

를 내장한 컴퓨터의 구조에서만 그 실행이 가능하게 되는 것이다.

## 2.2 분류

최초의 벡터프로세싱의 슈퍼컴퓨터는 1960년대 미국의 일리노이 대학에서 개발하여 1972년에 미국의 버로스(Burroughs Corp)사에서 제작한 Illiac-IV 시스템을 들수 있는데 최고 연산속도는 100Mflops에 이른다. 이후 Cray-1을 통한 수많은 슈퍼컴퓨터의 출현을 보게되었는데 이들의 구조 및 성능상 크게 세개의 세대로 구분하여 분류한다. 즉 1970년대 초반에 제작된 100Mflops 이하의 다수의 파이프라인(pipeline)을 갖춘 Attached 프로세서형태의 소위 제1세대와 1976년 Cray-1 시스템의 프로세서구조에서 사용하였던 벡터전용의 추가적인 다수의 파이프라인이 첨가된 제2세대, 그리고 1980년대 후반 ETA-10 및 Cray-3 시스템을 주축으로 한 제3세대로서 최고 연산속도가 수십 또는 수백기가(Giga :  $10^9$  : 10억) flops까지에 이르는 차세대의 슈퍼컴퓨터이다. 제1세대와 제2세대는 미국에너지성에서 분류한 슈퍼컴퓨

표 3. 슈퍼컴퓨터의 세대 및 최고 연산속도(미국)

세대	제작년도	시스템	최고연산속도
제3세대 class VII	1990	US/SC	1000Gflops
	1989	NCube-2	27Gflops
	1989	Cray-3	16Gflops
	1987	ETA-10	10Gflops
제2세대 class VI & VII	1985	Cray-2	2Gflops
	1984	Cray-X/MP <sup>4</sup>	1.4Gflops
	1982	Cyber205	800Mflops
	1976	Cray-1	1Gflops
제1세대 class VI	1973	STAR-100	50Mflops
	1972	Illiac-IV	100Mflops

표 4. 슈퍼컴퓨터의 구조 및 기능별 분류(미에너지성)

슈퍼컴퓨터	구조 및 기능
class VI	<ul style="list-style-type: none"> <li>• 단일 프로세서의 벡터프로세싱</li> <li>• 1-16M Words(=64bits) 주기억장치 용량</li> <li>• 수백 Mflops 연산 기능</li> <li>• 메인프레임이 프론트 엔드(Front end)로 사용됨</li> </ul>
class VII	<ul style="list-style-type: none"> <li>• 다중 프로세서의 벡터프로세싱</li> <li>• 300M Words의 주기억장치 용량</li> <li>• Giga flops 단위의 연산기능</li> <li>• Interactive방식의 사용</li> <li>• Standalone 시스템(프론트엔드 시스템이 필요없음)</li> </ul>

표 5. 가격 및 성능에 따른 슈퍼컴퓨터의 분류

분류	그래픽 슈퍼컴퓨터	미니슈퍼컴퓨터	슈퍼컴퓨터
가격	20만불이하	10여만불 이상 200만불 이하	100여만불 이상 2,000여만불
최고 연산속도	10Mflops 이상 100Mflops 이하	10Mflops 이상 200Mflops 이하	100Mflops 이상 수백 Gflops

터 Class VI에 속하는 단일 프로세서를 사용한 벡터 프로세싱에 한정되며 제3세대는 Class VII에 속하는 다수의 프로세서를 갖춘 슈퍼컴퓨터로 구성된다. 표 3과 표4는 각각 슈퍼컴퓨터의 세대와 이들의 구조 및 기능상의 특징에 따른 분류를 나타낸 것이다.

서언에서도 언급한바와 마찬가지로 최근에는 백여 Mflops이하의 연산속도를 갖는 저가의 미니슈퍼컴퓨터와 그래픽 슈퍼컴퓨터의 등장으로 슈퍼컴퓨터와 일편 성능 및 가격면에서 구분되어지기도 한다.

표5는 이들의 영역을 대체적으로 구분되어 나타내었다. [1]

### 3. 병렬처리구조 및 Cray 시스템의 구조

#### 3.1 병렬처리구조

병렬성(parallelism)을 얻기 위한 병렬처리 시스템은 보편적으로 여러 구조적인 특징으로 대별하여 구분할 수 있으나 우선 슈퍼컴퓨터에서 기본으로 적용하는 파이프라인 프로세서를 살펴보면 다음과 같다.

##### 3.1.1 파이프라인 구조

파이프라인 구조는 하나의 일관된 제어하의 연산장치내에 처리과정을 하드웨어적으로 세분화시켜서 병렬성을 얻는 임시(temporal) 병렬성에 속한다. 그림1에서와 같이 세분화된 연산하드웨어는 서로 순차적으로 연결되어 중간 결과가 각각 저장될 수 있는 레지스터를 보유하고 있다. 따라서 각각의 연산장치는 제각각이 바로 전에 수행된 중간 결과를 동시에 처리함으로써 연산 속도를 높이게 된다. 일례로 그림1은 명령어수행의 파이프라인 구조를 나타낸 것으로서 동시에 네개의 명령어가 처리됨을 볼 수 있다.

즉  $I_4, I_3, I_2, I_1$ 의 명령어가 각각 서로 다른 연산장치에 연이어 놓여 동시에 부분적인 명령어 수행 싸이클에 들어가게 된다.

이것이 가능한 것은 중간결과를 저장할 수 있는 레지스터가 연산장치 사이에 존재함에 따라 수행될

수 있게 되는 것이다. 주로 복잡한 여러 단계의 연산단위를 거치는 부동 소수점 연산에 이용되어 벡터 프로세싱을 가능하게 하여준다.

하드웨어가 수평적인 구조가 아닌 수직 형태의 종속적인 구조로서 병렬성을 얻으므로 임시병렬성의 구조라 부른다. 모든 슈퍼컴퓨터들은 이러한 파이프라인 구조가 여러개 존재하며 최근의 슈퍼컴퓨터는 스칼라 및 벡터전용 파이프라인을 각각 따로 함께 내장하여 고속의 연산이 가능하도록 되어 있다.

### 3.1.2 배열(Array)프로세서 구조

이 구조는 파이프라인 구조와는 달리 수평적인 병렬 구조를 뚜렷하게 갖고 있는 공간(Spatial) 병렬성의 SIMD(Single Instruction Multiple Data Stream) 병렬프로세서 구조이다. 즉 여러 다른 데이터를 서로 다른 PE가 동시에 하나의 제어장치에 의해 동기화(Synchronized) 하여 한번에 한명령어로 처리하는 구조로서 특히 프로세서 상호간의 데이터 전송을 위한 상호연결망[14] (interconnection network)이 필수적임을 알수 있다. (그림2) 이의 여러 형태가 전체 시스템의 성능을 좌우하게 됨은 쉽게 알수가 있다.

이 시스템에서는 각각의 PE가 주어진 서로 다른 데이터로 동시 연산을 하기 때문에 진정한 의미에서의 병렬성을 제공한다고 볼수가 있다. 물론 조정 장치에서 분산된 동일한 명령어를 동시에 수행되므로 궁극적인 병렬처리라고는 볼 수 없다. 서로 다른 명령어의 동시 처리가 아니기 때문이다. 일반적으로 프로세서의 독립성 때문에 프로그램의 작성이 비교적 복잡한 것으로 알려져 있다.

슈퍼컴퓨터에서 벡터프로세싱을 효과적으로 이를 수 있는 가장 효율적인 구조이기도 하다.

### 3.1.3 다중(multiple) 프로세서 구조

이의 기본적인 개념은 하나의 일을 서로 다른 독립제어하의 복수개의 프로세서가 처리함으로써 궁극적인 병렬성을 얻는 MIMD(Multiple Instruction Multiple Data Stream) 구조의 기능에 있다. 일반적으로 그림3과 같이 대용량의 공용메모리(shared memory)를 두어 여러 프로세서가 상호연결망을 통하여 연결되어 있는 형태의 구조를 갖는다. 데이터 상호간의 전송이 차지하는 비율이 큰 병렬응용프로




그림 3. 다중 프로세서 시스템

그램에 매우 적합한 구조이다. 이 구조에서는 운영되는 프로세스(process)의 동기방식이 제일 문제가 되는데 특히 시스템의 deadlock현상을 제거하는 병렬스케줄링(scheduling) 등이 주요한 관점으로 대두된다. 일반적으로 'tightly coupled' 시스템이라고도 부른다.

### 3.1.4 Data flow 및 Systolic Array 구조

논리처리를 전용으로 수행하는 인공지능에 수행되는 슈퍼컴퓨터는 데이터 상호간의 종속관계(dependancy)에 그다지 관여하지 않는 소위 AND/OR의 병렬성을 구현한다.

즉 이러한 환경에서는 종래에 수행해왔던 순차수행인 control-driven 방식이 아닌 data-driven 방식이 매우 적절하게 요구된다. Control-driven 방식은 순서에 따라 데이터를 종속적으로 제어장치의 조정 아래에 하나하나씩 수행하게 되어 논리처리에 관계되는 데이터를 수행할 경우 불필요한 수행순서에 의한 대기시간을 보내야할 경우가 발생되어 비효율적인 병렬성을 얻는 경우가 생기게 된다. 논리처리에 필요한 데이터들은 상호간의 종속적 관련이 독립적인 규칙들로 이루어지기 때문인 것이다.

따라서 data-driven 방식은 수행될 데이터가 연산회로에 모두 도착이 되었을때만 연산이 수행되므로 논리처리의 경우 독립적으로 빠르게 처리되어 매우 효과적인 병렬성을 얻게 된다. 또한 Systolic Array는 일종의 다중 파이프라인의 형태를 초집적화하여 특수용도의 알고리즘에 초고속의 연산을 얻기 위해 사용한다. 즉 한정된 특수용도의 소프트웨어 알고리즘을 하드웨어화하여 데이터 처리에 소요되는

fetching을 최소화 하는데 구조적인 특징이 있다. 상세한 Data flow 구조 및 Systolic Array구조는 이번 특집호의 논문 및 참고문헌[7]을 참조하기 바란다.

### 3.2 Cray 시스템의 구조

전술한 여러 형태의 슈퍼컴퓨터의 병렬구조를 바탕으로 하여 현존하는 다수의 슈퍼컴퓨터이며 또한 널리 알려진 슈퍼컴퓨터인 Cray-1의 구조를 살펴보자 한다. 후에 제작된 Cray-2, Cray-X/Mp 역시 Cray-1을 모체로 변화한 것으로 본고에서는 간단히 Cray-1의 구조에 대해 알아보도록 한다.[7]

Cray-1은 기본적으로 스칼라 및 벡터 전용의 레지스터들과 명령어를 수용하는 Instruction 버퍼(buffer)와 동시연산이 가능한 12개의 functional 파이프라인으로 구성이 되어 있다. 또한 파이프라인간의 'chaining'이 가능하여 한 파이프라인의 일부의 결과가 나오는대로 다른 파이프라인으로 입력되어 처리될 수 있어 연산 속도를 높혀주게 된다. 그림4는 Cray-1의 구조를 간략하게 특징적으로 보여주고 있다. 벡터프로세싱을 효율적으로 하기 위한 벡터전용의 8개의 64-word 레지스터와 이의 벡터 파이프라인 3개가 있으며 또한 스칼라데이터를 위한 64개의 스칼라 레지스터가 8개의 스칼라 레지스터를 통하여 4개의 스칼라파이프라인에 연결되어 있다. 물론 부동소수점 연산을 위한 3개의 파이프라인 및 어

드레스(Address) 연산을 위한 2개의 파이프라인으로 모두 12개의 파이프라인이 형성되어 있다. 64개의 fetch된 명령어를 저장할 수 있는 Instruction버퍼와 64개의 어드레스를 저장할 수 있는 어드레스레지스터도 구성되어 있다. 이처럼 많은 데이터를 동시에 fetching하기 위한 interleaved 메모리구조와 대용량의 백터 및 스칼라 레지스터를 두었으며 병렬 고속 처리를 위한 12개의 파이프 라인 및 Instruction 버퍼가 존재함을 알 수 있다. Cray-2의 경우는 우선적으로 메모리 용량이 증대하였으며 또한 다수의 프로세서를 보유하여 Foreground라 불리우는 프로세서가 시스템 동작의 제어및 감시를 하고 있다. 나머지 프로세서들은 Background 프로세서라 하여 병렬처리를 수행한다.[11] 따라서 Cray-1보다는 매우 빠른 속도로 수행되고 있는 구조를 갖고 있다 하겠다.

Cray-3는 16개의, Cray-4는 64개의 동시 처리프로세서를 갖출 계획으로 알려져 있다.[1] 프로세서 수가 증가함에 따라 이들의 프로세서 및 메모리를 연결하는 상호연결망의 구조가 큰 비중을 차지하게 됨은 자연적이라 할 수 있겠다.

## 4. 슈퍼컴퓨터의 기술동향

지금까지의 현황을 고려해 볼 때 앞으로의 추세는 첫째로 슈퍼컴퓨터의 성능이 매우 향상되는 반면 오히려 가격은 내려가는 기술혁신에 따른 가격대 성능




그림 4. Cray-1의 구조

비가 극대화되어간다 하겠다. 컴퓨터의 성능은 곧 연산속도에 직결되고 이를 구성하는 논리소자의 전달속도(propagation delay)에 좌우하게 된다. 차세대의 기술이기도 한 GaAs(gallium arsenide : 갈륨비소)를 사용하게 되면 적어도 200Ps(pico second :  $10^{-12}$ 초) 이하로 전달속도를 빨리하게하여 이를 사용한 슈퍼컴퓨터의 연산속도를 수십 또는 수백 Gflops 까지로 향상시킬 수 있게 한다. [9] Cray-3시스템은 이러한 GaAs의 회로기술을 적용할 것이라고 이미 발표한 바 있다. [1] 또한 이 기술을 적용한 RISC구조를 채택한 칩이 미니슈퍼컴퓨터 또는 그래픽 슈퍼컴퓨터에 널리 사용되리라는 전망이다. RISC구조는 기존의 CISC구조가 많은 명령어를 수행하기 위한 프로세서내의 복잡한 제어장치(Control Unit)를 갖는반면, 자주 사용하는 소수의 명령어로 이루어진 간단한 구조의 제어장치를 둘으로써 연산속도를 높히기 위하여 새로 고안된 구조이다. 예로 맥도날 더글러스(McDonnell Douglas)사의 McD GaAs 프로세서는 \*100MIPS(Million Instructions per second)를, RCA사의 RCA GaAs 프로세서는 최고 200 MIPS까지 연산속도를 내고 있다. [12]

둘째로 공간병렬성을 극대화하여 각각의 프로세서가 마치 인간의 두뇌 세포에 비교되어 서로 연결된다는 소위 Connectionist 구조[13]를 갖는 병렬처리가 보편화된다 하겠다. 이 구조에서는 수천에서 수십만개의 프로세서를 연결하여 최대의 병렬성을 부여 초고속의 연산결과를 갖게 한다. 최고 7,000 MIPS를 수행할 수 있는 총 65,536개의 1-bit 프로세서들로 연결된 Connection Machine[13]이 있으며 현재 세계에서 최고의 연산속도(27Gflops)를 보유하는 NCube사의 8,000여개의 프로세서로 구성된 NCube-2 시스템이 최근에 개발된 대표적 시스템이다. 물론 수개에서 수십여개의 프로세서를 사용하는 Cray-2, 3, 4, X-np, Y-np의 슈퍼컴퓨터와는 응용면에서 근본적인 차이가 있는 특수 목적에 국한된다고 하겠다.

세째 주기억용량이 제한없이 제공되는 가상메모리(Virtual Memory) 시스템이 사용되지 않는 초고속의 연산 환경을 구축하리라 본다. 필요없는 데이터의 대량 이동을 제거함으로써 빠른 연산이 가능하게

\*MIPS는 Mflops의 약 1/4의 속도단위임

하여준다. 이미 Cray 시스템에서는 채택되어온 바이다.

넷째 MIMD 환경을 최대한으로 이용하기위한 상호연결망의 효율적 구성이 이루어지게 된다. 이는 Connectionist의 연결 조건이기도한 경로제어의 역할이 수행되는 구조이다. 자세한 상호연결망에 대한 내용은 참고문헌[14]를 참조하기 바란다.

## 5. 결 언

최근 수년간의 슈퍼컴퓨터의 성향은 확실히 변화하고 있다. 팔목할 만한 것은 초대형의 엄청난 고가의 슈퍼컴퓨터에서나 가능하였던 고해상도의 실시간 화상처리를 이제는 Desk-top 형태의 그래픽 슈퍼컴퓨터에서도 가능해졌다는 점이다. 소위 'visualization'라 불리우는 그래픽 처리를 일반화 하고 있는 것이다.

두말 할 것없이 초고속의 저렴한 그래픽전용 프로세서의 개발과 벡터프로세싱의 구조를 적용한 초강도의 병렬성의 덕택이라 해도 과언이 아닐듯 싶다. 이렇듯 어느 한정된 응용에서의 최적화된 병렬구조가 가져다준 기술혁신은 인류문명의 찬란한 한페이지를 막 열려하고 있다 하겠다. 물론 아직도 풀리려 하지 않는 근본적인 문제가 있기는 하지만 주어진 특수 분야에 국한되지 않고 어느 범용분야에도 병렬처리를 하는 궁극적인 병렬성을 수행하는 슈퍼슈퍼컴퓨터의 제작이 가능할 것인가?

## 참 고 문 헌

- [ 1 ] G. Zorpette, "Supercomputer experts predict expansive growth," IEEE, Spectrum, Feb. 1989, pp. 26-33.
- [ 2 ] 성기수, KIST 시스템 공학센터, 전산소식 vol. 20, no.1, 1989, pp. 1-3.
- [ 3 ] 김성천, "병렬처리 시스템에 대한 일반적인 고찰," 대한전자공학회 전자계산 연구회, 컴퓨터 기술지, 제 5 권 제 1 호, 1988. 6, pp. 1-6.
- [ 4 ] "Software for Supercomputers," Special Report, IEEE, Computer, Dec. 1988, pp. 70-74.
- [ 5 ] G. Zorpette, "The Main Event," IEEE, Spectrum, Jan. 1989, pp. 28.

- 
- [ 6 ] 김성천, “대규모 병렬 프로세서의 구조,” 한국 정보과학회지 제 5 권 제 1 호, 1987년 3월, pp. 22-29.
  - [ 7 ] K. Hwang & F. Briggs, Computer Architecture and Parallel Processing, McGraw Hill, 1984.
  - [ 8 ] J. Dongarra, “Performance of Various Computers Using Standard Linear Equations Software in a Fortran Environment,” Computer Arc. News, Table 1(Linkpack), vol.16, no.1, Mar. 1988.
  - [ 9 ] J.F. McDonald et al., “Wafer Scale Interconnections for GaAs packaging—Applications to RISC Architecture,” IEEE, Computer, Apr. 1987, pp. 21-35.
  - [10] M. August et al., “Cray X-MP ; The Birth of a Supercomputer,” IEEE, Computer, Jan. 1989, pp. 45-52.
  - [11] Cray-2 Hardware overview manual, CRAY Reseach, 1988, pp. 2.1~2.14.
  - [12] C.E. Gimarc & V.M. Milutinovic, “A Survey of RISC Processors and Computers of the Mid -1980s,” IEEE, Computer, Sep. 1987, pp. 59-69.
  - [13] L.W. Tucker & G.G. Robertson, “Architecture and Applications of the Connection Machine,” IEEE, Computer, Aug, 1988, pp. 26-38.
  - [14] 김성천, “상호연결네트워크와 MIN,” 한국정보 과학회지, 제 6 권 제 6 호, 1988년 12월, pp. 39-47.