Journal of the Korean Institute of Telematics and Electronics (대한전자공학회논문지)
- Volume 25 Issue 11
- /
- Pages.1286-1293
- /
- 1988
- /
- 1016-135X(pISSN)
A Study on the Channel Length and the Channel Punchthrough of Self-Aligned DMOS Transistor
자기정렬 DMOS 트랜지스터의 채널 길이와 채널 Punchthrough에 관한 고찰
- Kim, Jong-Oh (Semiconductor Components Research Lab., HEI) ;
- Kim, Jin-Hyoung (Semiconductor Components Research Lab., HEI) ;
- Choi, Jong-Su (Semiconductor Components Research Lab., HEI) ;
- Yoob, Han-Sub (Semiconductor Components Research Lab., HEI)
- 김종오 (現代電子産業株式會社 半導體硏究所) ;
- 김진형 (現代電子産業株式會社 半導體硏究所) ;
- 최종수 (現代電子産業株式會社 半導體硏究所) ;
- 윤한섭 (現代電子産業株式會社 半導體硏究所)
- Published : 1988.11.01
Abstract
A general closed form expression for the channel length of the self-aligned double-diffused MOS transistor is obtained from the 2-dimensional Gaussian doping profile. The proposed model in this paper is composed of the doping concentration of the substrate, the final surface doping concentration and the vertical junction depth of the each double-diffused region. The calculated channel length is in good agreement with the experimental results. Also, the optimum channel structure for the prevention of the channel puncthrough is obtained by the averaged doping concentration in the channel region. A correspondence between the results of device simulation of channel punchthrough and the estimations of simplified model is confirmed.
자기정렬 DMOS 트랜지스터의 채널 길이에 관한 수식을 2차원적인 Caussian 농도분포식으로부터 유도하였다. 본 논문에서는 제시된 채널 길이에 관한 수식은 기판의 농도, 이중확산된 각 영역의 표면 농도와 수직 접합 깊이의 함수로 이루어져 있으며, 계산된 실험치와 잘 일치하고 있다. 또한 고전압용 DMOS 트랜지스터에서 채널 punchthrough를 억제할 수 있는 최소 채널 길이를 채널영역의 평균농도를 이용하여 계산하였으며 소자 simulation을 통하여 최적의 채널 조건(채널농도분포 및 채널 길이)를 예측할 수 있음을 확인하였다.
Keywords