

論 文

정보교환을 위한 FEP시스템의 설계

正會員 康 昌 彦* 正會員 李 明 淮**

正會員 鄭 然 湖*** 正會員 李 明 浩****

Design of FEP(Front-End Processor) System for Information Exchange

Chang Eon KANG*, Myung Soo RHEE**, Yeon Ho JUNG***,

Myung Ho LEE**** *Regular Members*

要 約 본 논문에서는 호스트 프로세서가 지니고 있는 액세스 제어 프로그램을 대신 수행하여 호스트 프로세서의 효율을 향상시키고 또한 네트워크의 화장을 용이하게 하고 그 설치비용을 절감시키는 목적으로 FEP 시스템을 설계하는데 중점을 둔다. FEP 시스템 설계는 앞으로 정보화 사회에서 구축될 종합 정보통신망 규격에 근거하여 채널의 기본전송속도를 64 Kbps로 한 하드웨어와 전송소프트웨어를 제시하고, 이 시스템을 통해서 이루어지는 파일 서비스의 내용을 FTAM 서비스에 근거하여 소개한다.

ABSTRACT In this paper, it is focused on the design of the FEP system that executes the access control programs instead of the host processor. And so the FEP system improves the network flexibility and reduces the installation costs of network. The design criterion of the FEP system is based on the ISDN construction which presents the information channel in the future information society. The proposed hardwares and transmission softwares use the basic transmission rate of 64 Kbps, and the contents of file service through this FEP system are listed by FTAM services.

I. 서 론

선로에 단말을 물리적으로 또는 논리적으로 연

결하는 방법에는 여러 가지가 있다. 즉 하나의 선로를 여러 단말이 공유하는 경우, 단순히 선로와 단말간의 접속은 채널에 단말에 할당하는 방법으로 보면 일반적으로 시간 분할 다중화(Time Division Multiplexing)와 주파수 분할 다중화(Frequency Division Multiplexing)을 고려할 수가 있다. 그러나 많은 단말이 하나의 선로를 공유하는 경우 단지 단말에 채널을 할당하는 기능이 외에 네트워크 관리라는 면에서 보면 추가적인 기능이 선로에 첨가된 지능 선로(intelligent lines)라는 새로운 설치가 요구되며 이를 통해 시스템의 설

* **延世大 電子科

Dept. of Electronic Eng. Yonsei Univ.

, *清州大 電子計算學科

Dept. of Computer Science and Engineering

Cheong-Ju Univ.

論文番號 : 88-14 (接受 1988. 1. 25)

치 비용 절감과 선로의 이용(throughput)을 증대하고 네트워크의 유연성(Flexibility)를 도모할 수 있는 방향으로 연구가 진행되고 있다.

다시 말하면 선로 자체에 마이크로프로세서와 메모리가 첨가된 SMUX(Statistical Multiplexer), Concentrator 또는 FEP(Front-End Processor)가 지능 선로라는 개념에 해당하는 형태의 시스템으로, 첨가된 기능들은 구성하는 네트워크의 domain 규모 그리고 서비스 integration 정도등에 따라 다르겠지만 대체적으로 다음과 같은 내용을 포함한다:

- Terminal Polling with Addressing
- Data Compression
- Buffering(or Queueing)
- Switching(Line Management)
- Error Controlling(with Error Reportings)

즉, Stop-Start 방식에 근거한 과거의 프로토콜이 단순한 전달의 기능만을 수행한 반면에 지능 선로에서의 프로토콜은 단순한 전달의 기능이 외에 identification, synchronization, virtual channel의 생성 등을 포함한 access 관련 기능과 데이터와 메세지의 전달을 포함한 새로운 관련 기능이 첨가되는 것이다.

SMUX와 Concentrator는 전송속도가 느린 여러 선로를 집속(concentrate)하여 다른 고속의 선로를 형성한다는 면에서는 같은 개념을 갖는 문자 그대로의 물리적인 선로 - 단말 연결장치이다. 하지만 SMUX는 일반적으로 같은 전송속도를 갖는 선로를 집속하여 고정된 data format을 고속 선로로 내보내는 형태(예를 들어 T1 Carrier)이며 Concentrator는 다른 전송 속도를 갖는 선로를 집속하여 새로운 고속 전송채널을 구성하는 것으로 SMUX에 비해 더 많은 intelligence를 갖고 동작을 한다.

그러나 데이터 통신망에서 SMUX와 Concentrator의 기능은 매우 기본적인 전달파스워칭 만을 담당하기 때문에 center resource에 있는 host processor가 지니고 있는 과중한 데이터 통신 제어에 관계한 부하를 줄여 주는 기능을 수행할 수 있는 FEP가 높은 서비스 integration을 수행하는 데이터 통신망 등에서는 절대적으로 요구되

는 것이다. 이 FEP 기능은 SMUX나 Concentrator가 지니고 있는 전송 제어에 관계한 기능 이외에도 host processor가 지니고 있는 access에 관계한 여러 기능들을 포함한 종합 통신 콘트롤러로서의 역할이다.

II. FEP시스템 개요

프로세서, 통신 콘트롤러 그리고 터미날로 구성되는 이용자 응용 네트워크(User Application Network)에서는, 이용자가 데이터를 처리하고 정보를 교환하기 위한 목적으로 설정(establishment) 및 운용(operation)되는 것으로 common carrier에 의해 제공되는 transport services를 이용한다. 여기서 FEP는 통신 콘트롤러에 해당하는 것으로 데이터 통신 sub-system에 대한 많은 선로 제어와 처리기능을 포함하도록 프로그램으로 설계된 전송제어 장치이다.

많은 경우에 있어서 통신망에 대한 일차적인 제어는 host processor에 집중되어 있어 그 host processor가 지니고 있는 access 제어방식에 의해서 데이터를 station간에 교환시킨다. 즉 통신 선로에서 데이터를 보내고 받는 것은 전송제어장치의 기능으로 host의 access 제어방식에 따른 명령에 대한 응답으로 운용된다. 데이터 통신망에서 host processor의 access 제어 방식의 내용과 전송제어 장치가 지닌 기능은 일반적으로 다음과 같이 주어진다. Host processor의 access 제어 방식의 내용은

- 메세지 routing(or flow control)
 - line management (or polling)
 - data link control (or line control procedure)
 - error control (error recovery 포함)
 - 문자 코드의 인식
 - buffering(queueing and storage)
 - addressing
- 그리고 전송제어 장치가 갖는 기능은
- 선로 제어
 - 제어문자 인식
 - 에러 검사

- data conversion

- time-out function

그러나 기술한 바와 같이 host processor가 access 를 제어하기 위해서 많은 기능들을 수행해야 하는 경우에 host processor의 원래의 기능인 데이터 처리, 계산 등을 수행하는데 있어 과정한 부하로 작용하기 때문에 central resource인 processor 자체의 효율성의 감소를 가져오게 된다. 이 경우 central resource의 host processor부하를 덜어주고 네트워크내의 통신선로의 throughput을 향상하는 목적으로 구성하는 FEP는 host processor의 앞에서 host processor가 지닌 access 제어방식의 대부분의 기능과 전송 제어장치 기능을 통괄하여 수행한다. 즉 FEP는 access제어와 전송제어를 전담하는 통신 콘트롤러의 역할을 하도록 구성된다. 그러한 FEP가 갖는 주요한 기능은 다음과 같다:

- host CPU와 상호연관
- 스위칭
- 통신 기능
- 선로 집속(line concentration)

- 데이터 변환

- 에러 검사 및 회복(recovery)

- 문자코드 인식

- line control procedure

이러한 기능들은 데이터 통신을 원활히 수행하도록 하는 요구에 맞추어 module로 설계된 제어 프로그램으로 host processor에 저장된 access 제어 방식의 제어하에서 운용되는 FEP 소프트웨어로 네트워크 관리의 전반적인 책임을 지면서 host processor의 부하를 덜어 주게 된다. 즉 FEP는 채널 adapter를 통해 host processor에 직접 연결된 것으로 host processor와 수 Km 떨어져 설치될 수 있다. 이 때 host processor와 직접 연결된 것을 local FEP라 부르고, local FEP와 원거리에 위치하여 연결된 것을 remote FEP라 부른다. 그림 1은 그와 같은 FEP 시스템의 전반적인 구성을 개념으로 도시한 것이다.

그림 1에서 remote FEP는 local FEP 와 duplex 또는 half-duplex 통신 링크를 통해 연결된 것으로 네트워크 구성 비용을 절감하는 한 요소로서 이용이 될 수 있고 네트워크의 확장 개념과




그림 1 FEP 시스템 개요
FEP system concepts.

네트워크의 유연성(flexibility) 증가를 돋는 역할을 하는 것이다. 그림에서는 하나의 remote FEP만을 나타내었는데, 네트워크가 차지하는 범위의 규모에 따라 multiple remote FEP 시스템을 구성할 수가 있는 것이다. 또한 multiple host processor로 운용되는 시스템인 경우에도 그림 1의 개념도를 확장할 수 있는 것이다. 이 때 만약 host processor 간의 access 제어 방식이 다른 경우는 access 제어 방식을 서로 호환시키는 access interpreter 기능에 해당하는 네트워크 제어 프로그램이 추가로 첨가되어야 된다. 그러나 일반적으로 FEP 간의 access 제어 프로그램 간에는 서로 호환성이 있는 것을 전제로 하여 시스템이 구성되는 것으로 한다.

III. FEP 시스템의 하드웨어 구성

FEP의 하드웨어는 기본적으로 ISDN 채널과 ISDN 터미널과의 호환성을 갖도록 구성한다. 즉 CCITT I-series 권고안에 따라서 따라서 채널의 기본 전송 속도를 64Kbps로 설정하고 FEP에 연결되어 있는 터미널의 출력 전송 속도로 64Kbps를 갖도록 한다. FEP에 연결되어 있는 터미널의 전송 속도가 64Kbps가 아닌 non-ISDN 터미널인 경우는 출력되는 전송 속도를 rate repetition하는 역할을 하는 terminal adapter를 거쳐 64Kbps로 변환한 후에 FEP에 연결하는 구성을 취

한다. 앞의 2장에서 기술한 FEP 시스템의 기능을 수행하기 위해서 기본적으로 FEP가 갖추어야 하는 하드웨어 구성 요소는 다음과 같다(그림 2) :

- 주 제어부 (Central control unit)
- 통신 monitor
- 선로 접속부 (Tranceiver 포함) : FEP와 터미널 사이
- host interface : FEP와 host processor 사이
- storage devices

III - 1 주 제어부 (Central Control Unit)

FEP 내에서 주제어부로 사용된 CPU의 기능은 local FEP의 경우 instruction set을 수행하는데 필요한 회로와 데이터의 통로를 포함하며 또한 addressing을 저장하고 데이터의 arithmetic과 logical 처리를 수행하며 FEP 내에 내장된 host interface를 제어한다. 이러한 주제어부의 동작은 storage device에 저장된 프로그램의 제어 하에 나루어진다. 또한 FEP의 동작 상태를 관측하기 위해서 FEP display를 설치하여 FEP의 주제어부에 있는 정보의 내용, -power의 제어 및 표시, FEP의 동작 상태 표시, FEP의 diagnostic control, 을 저장하고 표시하는데 이용할 수 있다.

storage devices는 FEP의 제어 프로그램을 저장하고 message에 대한 queueing buffer로 사용하는 것으로 256Kbytes(262, 144 bytes)의 fixed




그림 2 FEP의 하드웨어 구성
Construction of FEP hardware.

monolithic 기억장치이다.

remote FEP의 경우는 host processor의 access 제어 방식을 local/remote 통신 선로를 통해서 제공받고 그것을 FEP의 CPU에 load하기 위해 별도의 program loader가 참가되어야 한다. 이 p-




그림 3 기억장치의 메모리 구성
Memory map of storage device.

rogram loader는 ROM(Read Only Memory)과 같은 별도의 작은 storage device로 프로그램의 loading, dumping, diagnostic routine에 해당하는 소프트웨어이다.

그림 3은 FEP 내의 제어 프로세서가 운용하는 storage device의 memory map을 MC68000을 사용하였을 경우에 해당하는 memory map을 개괄적으로 도시한 것이다.

III - 2 통신 Monitor

통신 monitor는 FEP 내에서 주제어부와 선로 접속부를 연결해 주는 역할을 한다. 이 통신 monitor의 주요한 기능은 서비스를 받기 원하는 터미널들로부터의 요청을 판별하는 것이다. 즉 이것은 local/remote FEP 둘 다에 설치되어 각각 local FEP 터미널, remote FEP - 터미널 간의 연결을 제공한다. 이 통신 monitor는 선로상의 신호 성분 여부를 에너지 레벨에 의해 판정을 하여 통신 선로 상에 어떤 신호가면 주제어부에서 운영되고 있는 프로그램에 interrupt를 걸어 즉시




그림 4 반송파 검출 회로 구성
Configuration of carrier detection circuit.

주제어부와 서비스를 요청한 터미날간을 연결시켜 주는데 보조적인 역할을 한다.

실제적으로 선로 접속부에 연결된 여러 통신선로중에서 하나의 선로만을 선택하는 기능에 해당하는 것으로 선로 접속부에 포함시켜서 운용할 수도 있지만 선로 접속부가 갖는 기능이 과대하기 때문에 별도로 구분하여 설치하는 것이 편리하다. 이것은 선로접속부의 transceiver와 밀접한 관계를 갖으며 동작이 되는데 일반적으로 carrier detection circuits과 interrupts generation circuits으로 구성된다.

그림 4는 선로에 신호유무를 판정하기 위한 carrier detection 회로로 송신 mode에서는 선로에 신호가 없는 경우 line interface 회로의 transceiver를 구동하여 신호를 전송케 하며 수신 mode에서는 선로에서의 신호 발생을 검출하여 transceiver의 수신 port를 구동하고 central control unit에 interrupt를 걸어 주는 역할을 한다. 본 연구에서는 반송파 검출을 위한 회로 구성을 위해 PLL(Phase-Locked Loop)chip을 이용한 것으로 입력신호가 PLL의 중심 주파수의 몇 % 이내에서 존재할 때 VCO(Voltage Controlled Oscillator)는 그 입력 신호에 lock되어 출력 상태를 변화시킨다. 이 회로는 단일 주파수 감도를 갖기 때문에 잡음에 대한 면역성이 우수하고 잡음 레벨내에 있는 반송파를 복원할 수 있는 장점이 있다.

III - 3 선로 접속부(Line Interface Unit) 및 Host Interface 구성

선로 접속부는 FEP 자체와 local 터미날 사이의 접속을 이루어 주고 또한 별도의 디지털통신선로를 통해 local FEP와 remote FEP 간을 duplex synchronous 접속 방식으로 연결시켜 주는 역할을 한다. 이 선로 접속부는 CCITT에서 정의한 ISDN의 reference model과 비교하면 S-Interface에 해당하는 것이며 이 때 FEP는 network termination 기능을 담당하는 것이다. 그러므로 FEP가 갖추어야 할 transceiver의 구성 형태는 FEP와 터미날 간의 연결을 위한 것과 lo-

cal FEP와 remote FEP 간을 연결하는 것으로 구분하여 이루어져야 한다. 우선 local/remote FEP와 터미날 간의 연결을 구체적으로 살펴보면, 앞으로 ISDN과의 접속을 위해 전송속도를 64Kbps로 설정한다. 여기서의 FEP와 터미날과의 인터페이스는 CCITT V.35, V.36, V.37에 근거하여 구성한 디지털 인터페이스이다.

FEP 간의 데이터 교환은 ISDN의 reference model의 관점으로 볼 때에 U-Interface인 network termination과 line termination 간의 인터페이스에 해당하는 것으로 전송속도를 144Kbps(2B+D; B=64Kbps, D=16Kbps)로 하고 기존의 공중 교환망 선로를 그대로 이용하면서 양방향 전송이 가능하도록 인터페이스를 구성한다. 여기서 D 채널은 원래 ISDN에서 out-band signalling을 위한 것이지만 FEP 채널에서는 그대로 데이터 채널로 이용한다.

기존의 공중 교환망에서의 양방향 전송 즉, 2선상에서 full-duplex transmission을 위한 transceiver로는 거리특성이 좋고 비교적 구성이 용이한 EC(Echo Canceller)방식을 이용한다. 이 EC는 CCITT Study Group XV(1981-1984)에서 정의한 G.165에 근거하여 구성한다. 현재 EC Transceiver의 기능을 수행하는 반도체 chip을 보면 미국의 AMD사의 AM7930, Mitel 사의 MT8972가 EC 전용 chip으로 개발되어 있고 transceiver의 기능을 flexible하게 구성하기 위해서는 digital signal processor용으로 개발된 Texas Instrument사의 TMS 32020 chip을 이용하여 구성하는 것도 바람직하다.

그림 5는 FEP 간의 데이터 교환을 위한 transceiver로서 MT8972를 이용한 회로구성을 나타낸 것이다. 회로에서 Lout은 2:1의 권선비를 갖는 isolation용의 coupling transformer와 저항 R2, 캐패시터 C2, C2'을 통해 연결되어 선로의 특성 임피던스와 매칭되도록 한다. C2'은 전송속도에 따라서 그 값을 달리한다. 여기서 MT8972는 DN(digital network) mode로 setting하고 입출력 port는 ST-Bus 인터페이스를 이용하여 local FEP를 master로 remote FEP를 slave로 하여서 운용된다.




그림 5 EC tranceiver의 구성 회로
EC tranceiver circuit.




그림 6 RS - 422A에 대한 EIA 표준 구성
EIA standard construction of RS - 422A.

통신 monitor는 FEP내의 주제어부의 제어 프로그램의 control 하에서 각기 다른 목적으로 사용되는 tranceiver를 선택하여 데이터를 송수신하는 기능을 별도로 수행하여야 한다. 각기

host interface는 FEP내에 있는 제어 프로그램의 control 하에서 host processor로 부터 그리고 host processor로 데이터를 교환하는 I/O 채널이다. 이 채널은 host processor로 부터 access 제어 방식에 관한 소프트웨어를 받아 오고 host processor에 연결된 데이터 베이스로 부터의 정보 제공을 받는데 이용되도록 하기 위해서 FEP 자체가 host processor의 단일 subchannel로 addressing 되어 운용된다. 그러나 host interface 입장에서 보면 host processor 자체가 다른 작업

을 위해서 동작하고 있는 가운데 host processor와 interface하여 access 제어 소프트웨어 프로그램을 제공받아야 하므로 일반적으로 extented buffer mode 또는 cycle steal mode의 형태로 host processor에 access 하는 방식을 취한다.

그리고 host processor와 FEP 간의 tranceiver 구성은 가능한 빠른 전송 속도를 갖도록 하기 위해서 RS-232C나 RS-423A보다는 RS-422A 규정에 의한 Balanced Differential 신호 전송방식을 이용한다. 그림 6은 RS-422A에 대한 EIA 표준 구성을 나타낸 것이다.

IV. 전송 소프트웨어 구성

FEP내의 전송 소프트웨어는 데이터 통신망 내에 있는 터미날과 host processor 사이의 데이터 전달을 제어하는데 이용되는 것으로 그것의 일차적인 목적은 데이터의 전달과 수신에 있다.

전송 소프트웨어 중에서 어떤 것들은 데이터 통신망에서 데이터교환 자체에 관한 것으로 기본적으로 요구되지만, 다른 어떤 기능은 데이터 통신망에서 데이터 교환에 관한 편리한 기능이라든지 효율을 증대시키는 목적의 전송 소프트웨어가 있다. 본 장에서는 그러한 전송 소프트웨어를 기초 전송 소프트웨어, 보조 전송 소프트웨어 그리고 동적 제어 소프트웨어로 기능의 특성에 의해서 분류하여서 고찰한다.

IV - 1 기초 전송 소프트웨어

이 기초 전송 소프트웨어는 전송 제어 장치인 경우는 반드시 수행하여야 하는 기본적인 기능에 해당하는 프로그램으로 제어 문자의 인식이라든지 에러검사 그리고 문자 합성 및 분해등의 기능이 이에 속하는 것이다. 이것은 하드웨어에 의한 것보다는 주로 host process 내에 있는 access 제어 방식에 의한 것이다. 이것의 기능중에서 통신 제어에 관한 기능은 다음과 같다. :

- multi-drop 터미날에 대한 polling(addressing을 이용)

- buffer service (or queueing service)
- 제어 문자 삽입 또는 삭제
- local과 remote FEP 간의 데이터 교환 제어
- 문자코드의 변환
- 전송 속도의 조절

또한 데이터 통신망 중에서 발생하는 에러의 검출과 FEP의 상태를 알려 주는 역할로는 다음과 같다.

- 전송 불능 상태를 display
- 에러 회복 불능 상태를 display
- FEP의 I/O 상태를 display
- storage area display

IV - 2 보조 전송 소프트웨어

host processor의 access 제어 방식에 따르지 않

는 원래의 전송제어 장치가 갖는 기능으로 경우에 따라 생략될 수도 있는 것이다. 터미날이나 host processor에서 부터의 데이터 block을 처리하기 위한 것으로 block 처리 기능을 들 수 있고 또한 에러 회복과 diagnostic에 관한 기능도 이에 속한다. 이러한 기능을 뒷받침하기 위해 수행되어야 할 소프트웨어 routine은 다음과 같다 :

- 날짜 및 시간의 삽입
- 터미날로 부터의 잘못된 text 교정
- FEP 시스템내의 위급 사항 고시
- storage device의 address 추적
- on-line 터미날의 상태 검사
- 전송 에러에 대한 데이터의 재전송 기능
- 수동 디지털 조작 기능
- I/O port에 대한 감시 기능

데이터 통신 subsystem 내에서 데이터 교환에 대한 보조적인 기능을 제공하는 위의 기능들은 FEP 시스템에서 FEP가 local에 위치하는가 remote에 위치하는가에 따라서 보조 기능의 첨가 내용이 다르게 된다. 또한 FEP에 연결된 터미날의 type에 따라서도 보조전송 소프트웨어의 내용이 다르게 되는데, 예를 들어 전송속도가 낮은 여러 개의 데이터 터미날이 하나의 통신 선로를 multi-drop 형태로 연결된 경우는 FEP 자체가 여러 터미날을 접속하는 것보다는 concentrator로서 동작하는 cluster 형태의 통신 콘트롤러를 설치하여 그 콘트롤러가 multiple terminal을 접속하고 각각의 터미날에 별도의 addressing을 담당하게 하고 콘트롤러에 연결된 터미날간의 데이터 교환은 콘트롤러 자체가 수행하게 하여 FEP는 단지 multiple terminal에 대한 addressing만을 보조 기능으로 첨가하게 되면 되는 것이다. multiple 터미날의 입장에서는 콘트롤러에 대한 자신의 access 과정에서 발생하는 contention의 resolution만을 책임지면 되는 것이다. 이 때 cluster 통신 콘트롤러는 FEP에 대한 또 다른 소규모 FEP와 같이 동작하는 것이다. 이러한 시스템 구성은 FEP 시스템의 확장을 용이하게 해 주며 시스템의 확장 비용을 절감시키는 요인이 되고 또한 시스템의 flexibility를 향상시켜 준다.

IV - 3 동적 제어 전송 소프트웨어

FEP의 전송 제어 소프트웨어는 host processor로부터 access 제어 프로그램을 받아 관련된 command를 인식하고 다시 데이터 통신 subsystem에 관계한 파라메터를 동적으로 변경할 수 있다. 이러한 것을 동적 제어 전송 소프트웨어라고 하고 host processor에서 프로그램을 받은 초기 상태에서 FEP의 전송 제어 소프트웨어가 필요에 따라 동적 제어 전송 소프트웨어를 발생시키거나 또는 발생시키지 않을 수도 있는 것으로 관련된 동적 제어 기능의 내용은 다음과 같다 :

- FEP에 연결된 통신 선로의 activation/deactivation
- 통신선로의 상태 파악을 위한 요청
- start-stop 형태의 multiple 터미널에 대한 polling 및 addressing의 대체
- start-stop 형태의 multiple 터미널에 대한 polling 및 addressing의 순서 변경
- 송수신하는 데이터 block의 길이 변경
- 특정 데이터 통신 장치에 대한 command 교환 순서의 변경
- start-stop 형태의 multiple terminal에 대한 데이터 block 처리 routine에 관한 변경
- FEP내의 시간과 날짜의 변경

이러한 동적 제어 전송 소프트웨어는 FEP 시스템 내에서 필요에 따라 일시적으로 설정되는 것으로 FEP 시스템의 효율을 향상시키는 목적으로 사용되는 것이다.

IV - 4 전송 소프트웨어에 의한 File Service Commands

앞에서 기술한 FEP의 하드웨어와 전송소프트웨어를 바탕으로 FEP 시스템에서 제공되는 file service 구조는 filing 시스템의 구성에 관계없이 정보의 저장 장치에 데이터를 추가하거나 삭제 그리고 송수신할 수 있게 하는 FTAM (File Transfer, Access and Management) 구조에 따라서 설정이 된다. FTAM에서 사용하는 common model과 인터페이스 관계를 그림 7에 도시하였다. 그림에서 PM (Protocol Machine)은 FEP에 해당하며 VFS (Virtual File-Store)는 host processor에 해당하며 AP (Application)는 터미널인 user가 되며 VFS 쪽의 LFS (Local File Service)는 host processor에 연결된 database가 되며 AP 쪽의 LFS는 user storage device이다. 여기서 FTAM 프로토콜은 PM 간의 프로토콜을 의미하는데 local FEP만으로 구성된 FEP 시스템인 경우는 FEP 자체내에서 전송 제어 소프트웨어에 의해 운용되는 프로토콜로, 그리고 remote FEP가 연결된 경우는 PM-to-PM은 local-to-remote FEP 간의 프로토콜로 mapping이 된다. 즉 FTAM 서비스라는 것은 PEP와 터미널 간의 file 서비스가 되는 것이다.

이러한 FTAM 서비스는 ISO (International Standard Organization)에서 정의한 OSI (Open System Interconnection)의 기준 모델 계층 7 (Application Layer)에 해당하는 것으로 FTAM 서비스는 host processor의 access 제어 방식과 FEP의 전송 소프트웨어의 제어하에서 아래에서 열거한 여러 분류 과정의 phase 과정을 거치면서 단계적으로 제공이 된다.




그림 7 FTAM File 서비스의 구성도
Construction of FTAM file service.

- 1) file service initiation phase
- 2) file selection phase
- 3) file management phase
- 4) file access initiation phase
- 5) data transfer phase
- 6) file access termination phase
- 7) file deselection phase
- 8) file service termination phase

이러한 phase 단계를 거치면서 실현되는 FTAM file 서비스의 command primitive는 아래와 같다.

- F - CONNECT : 파일 서비스 시작
- F - RELEASE : 정상화일 서비스 해제
- F - ABORT : 비정상화일 서비스 해체
- F - SELECT : 파일 선택
- F - DESELECT : 선택화일 포기
- F - CREATE : 파일 생성
- F - DELETE : 파일 제거
- F - READ- ATTRIB : 파일 속성 조작
- F - CHANGE-ATTRIB : 파일 속성 변경
- F - OPEN : 파일 억세스 시작
- F - LOCATE : FADU (File Access Data Unit) 위치 지정
- F - ERASE : FADU 제거
- F - CLOSE : 파일 억세스 해제
- F - RECOVERY : 파일 억세스 재개
- F - READ : 데이터 정정 시작
- F - WRITE : 데이터 저장 시작
- F - DATA : 데이터 전송
- F - DATA-END : 데이터 전송 완료
- F - TRANSFER-END : 데이터 전송 보류
- F - CANCEL : 데이터 전송 취소
- F - CHECK : 데이터 전송 검사
- F - RESTART : 데이터 전송 재개

V. 결 론

본 연구에서는 데이터 통신망의 subsystem 중의 하나인 선로의 효율적인 이용을 위해서, 그리고 데이터 통신 네트워크의 유연성을 높이고 더 나아가 네트워크의 설치 비용을 절감하는 목적

으로 또한, host processor가 지닌 선로 관리를 위한 부담을 줄이는 목적으로 구성하는 FEP 시스템의 설계에 관한 것으로, 그 시스템의 구성 개념과 FEP 시스템에서 요구하는 하드웨어 구성요소, 그리고 전송 소프트웨어에 대해서 요구되는 전반적인 설계 요소를 제시하였다. 특히, 앞으로 정보화 사회에서 정보의 수급을 위해 구축될 전방인 ISDN(종합 정보 처리망)에 호환성을 갖도록 FEP 시스템의 하드웨어 및 전송 소프트웨어의 구성을 I-series 권고안과 FTAM 서비스 권고안에 맞추어서 설계하였다.

제시한 FEP의 하드웨어 및 전송소프트웨어를 수용하는 실제 시스템의 실현은 최근 급격히 발달하고 있는 반도체 기술의 혜택으로 인해 낮은 가격 그리고 적은 부피의 규모로 이루어질 수 있으며 현재 일부 모델 제품이 상품화되어 점차 보급되고 있는 실정이다.

그러나 본 연구의 FEP 시스템은 그 단말 장치가 데이터 터미널인 경우에만 한정하여 구성한 것이기 때문에 점점 다양한 서비스를 요구하는 이용자의 욕구를 만족시키기 위해서는 음성을 데이터와 함께 처리하는 FEP 시스템의 구성이 절실히 요구되는 것이다. 즉, voice/data integration FEP 시스템 구성이 후속 연구 과제가 된다. 또한 기존의 in-band signalling 방식에서 벗어나 앞으로 ISDN에서 적용되는 out-band signalling 방식의 적용을 위한 연구도 함께 뒤따라야 한다.

본 연구에서 제시한 FEP 시스템은 네트워크의 확장에 따라 네트워크의 domain이 증가하게 되면 host processor에 연결된 local FEP의 부하가 급격히 증가하기 때문에 FEP 시스템이 host processor의 부하를 감소시켜준 것과 같이 FEP의 부하를 줄여주는 또 다른 별도의 front-end processor를 요구하게 되는 문제점이 뒤따르기 때문에 네트워크의 확장에 어느정도 제한을 받는 취약점이 있다. 그러나 이 FEP 시스템은 앞으로 다가오는 정보화 사회에서 정보를 수급하는 전달 매체인 종합 정보 처리망에 대해 local private exchange로서 일익을 담당할 것으로 전망한다. 이

논문은 아산 사회 복지 사업재단의 1987년도 연구비 지원에 의하여 연구되었음.

參 考 文 獻

- (1) Thomas C. Bartee, *Data Communications, Networks, a and Systems*, Howard W. Sams & Co., Inc., 1985.
(2) H. Zimmermann, "OSI Reference Model-The ISO Model of Architecture for Open System Interconnection," *IEEE Trans. on Comm.*, pp. 425-432, April 1987.

- (3) D. Lewan, "The OSI File Service," *proc. IEEE*, vol. 71, No. 12 Dec. 1983.
(4) M. Gien, "A File Transfer Protocol," *Computer Network*, vol. 2, pp. 312-319, Sep. 1978.
(5) ISO/TC 97/SC 21/WG 5 FTAM 2nd DP. Part 1-4, May 1985.
(6) W. Stalling, "Integrated Services Digital Network," *Data and Computer Comm.*, pp. 1497-1517, Nov. 1978.
(7) D.G. Messerschmitt, "Design Issues in The ISDN U-Interface Transceiver," *IEEE J. Select. Areas in Comm.*, vol. RSAC-4, Nov. 1986.
(8) CCITT ISDN Recommendation Red Book 1984.
(9) TMS 32020 User's Guide Texas Instruments 1985.



康 昂 彦 (Chang Eon KANG) 正會員
1938年 8月 26日生
1960年：延世大學校電氣工學科(工學士)
1965年：延世大學校大學院電氣工學科
(工學碩士)
1969年：美國미시간주립대학교大學院電
氣工學科(工學碩士)
1973年：美國미시간주립대학교大學院電
氣工學科(工學博士)

1967年～1973年：美國미시간주립대학교工業研究所先任研究員
1973年～1981年：美國노턴일리노이대학교電氣工學科助教授，
副教授
1982年～現在：延世大學校電子工學科 教授
1987年～現在：本 學會 副會長



李 明 淑 (Myung Soo RHEE) 正會員
1957年 5月 7日生
1976年～1983年：延世大學校電子工學科
卒業，工學士
1983年～1985年：延世大學校 本大學院
電子工學科 工學碩士
1985年～現在：延世大學校 本大學院 電
子工學科 博士課程
1987年 3月～現在：延世大學 電子工
學科 講師



鄭 然 湖 (Yeon Ho JUNG) 正會員
1953年 2月 3日生
1975年：延世大學校 卒業
1980年：延世大學校 大學院 電子工學科
工學碩士
1986年：延世大學校 大學院 電子工學科
(工學博士)
現在：清州大學校 電子計算學科 助教授



李 明 浩 (Myung Ho LEE) 正會員
1956年 7月 2日生
1979年：光云工科大學 卒業
1981年：延世大學校 大學院 電子工學科
工學碩士
現在：延世大學校 大學院 電子工學科 博
士課程
清州大學校 電子計算學科 助教授