ETRI Journal
- Volume 9 Issue 1
- /
- Pages.37-42
- /
- 1987
- /
- 1225-6463(pISSN)
- /
- 2233-7326(eISSN)
EDAS_P에서의 Gate Level Logic Simulator (GLSIM_P) 개발
- Published : 1987.03.01
Abstract
개인용 전자자동설계 시스팀인 EDAS_P의 schematic으로부터 직접 디지틀 회로의 논리동작을 시뮬레이션할 수 있는 게이트 레벨 논리 시뮬레이터(GLSIM_P)를 IBM PC에서 C언어를 이용하여 개발하였다. 다룰수 있는 소자로는 input clock, 일반 게이트 및 clocked 게이트, ROM, RAM, PLA등이다. 논리신호 레벨은 1, 0,*(intermediate)이다. 효율적인 논리해석을 위해 selective trace 및 event driven 방식을 도입하였으며 게이트 500개 정도까지 해석이 가능하다.
Keywords