

2-3 탭 변환방식에 의한 새로운 고조파 저감형 콘버터 시스템

(A New Converter System of Reducing Harmonics
by 2-3 Swiching Taps on Interphase Reactor)

李 星 龍*
(Seong Ryong Lee)

要 約

본 논문에서는 콘버터의 입력전류 및 전류출력전압에 포함된 고조파를 저감시키는 새로운 방법으로 2-3 탭 변환방식을 제시하였다.

종래의 3 탭 변환방식을 12펄스 콘버터에 적용할 경우 세이각 α 가 15° 이하일 때는 고조파 저감효과가 없기 때문에, 이러한 세이범위의 한계를 극복하기 위하여 세이각 α 가 15° 이하 일때는 2 탭 변환방식에 의한 24펄스 콘버터로, 15° 이상 일때는 3 탭 변환방식에 의한 36펄스 콘버터로 운전되도록 마이크로 프로세서에 의하여 제어된다.

그리고 본 방식의 특장성은 마이크로 프로세서를 이용한 상간리액터의 2-3 탭 변환방식에 있고, 이를 12펄스 콘버터에 적용하여 이의 유용성을 이론 및 실험적으로 입증하였다.

Abstract

In this paper, a new method of reducing harmonics that involved in input AC line currents or in output DC voltage of the converter system is presented, which is due mainly to the equipment of 2-3 switching taps on interphase reactor.

In case that the 3 tap method is applicable to conventional 12 pulse converter, it could not bring to an effect of reducing harmonics under firing angle 15° .

To solve these problems, 24 pulse or 36 pulse converter is controlled by microprocessor. The former is performed in 2 tap method when α is less than 15° , the latter in 3 tap method when it is more than 15° .

Therefore the originality of this paper lies in microprocessor based equipment of the 2-3 swithing taps on interphase reactor. I applied this method to the 12 pulse converter, and proved validity of that theoretically and experimentally.

I. 서 론

정지형 전력변환장치(static power converter)로부

*正會員, 全北大學校 電氣工學科

(Dept. of Electrical Eng., Chonbuk Nat'l Univ.)

接受日字 : 1987年 2月 16日

터 발생한 고조파전류는 전력계통측에서 수용가의 전력용 콘덴서의 과부하소손, 보호계전기의 오동작, 제어장치의 불안정, 통신계통측에서 전화, 신호회선의 오동작, 오포시, 일렉트로닉스 관련 기기의 유도장해 등 각종 장해를 일으키고, 고조파를 발생시키는 이들 전력변환장치의 보급이 급격하게 증가하는 추세에 있으며, 용량의 증대가 예상되기 때문에 고조파 억제에

대한 대책이 시급한 실정이다.^[1,2] 이러한 이유로 각종 전력변환장치로부터 발생되는 고조파 전류를 억제해서 계통의 고조파 장해를 저감시키기 위하여 국내외적으로 활발한 연구가 진행되고 있으며,^[3-8] 유럽이나 일본 등에서는 고조파 전류의 규제화방안을 준비중이거나 이를 위한 조사가 진행되고 있는 단계이다.^[2]

이러한 고조파저감에 대한 연구로 능동전력필터,^[4,5] PWM 세이,^[6] 다상화(phase multiplication)^[7,8] 방법 등이 있다. 이상의 방법중에서 고조파를 그 발생원 즉에서 억제하는 다상화 방법이 가장 바람직하지만 Zig-Zag 결선이나 Fork 결선 등의 상수변환용 변압기 및 많은 정류소자를 필요로 하기 때문에 정치의 대형화와 이용이 증가하는 단점이 있다.^[7] 이에 대한 대책으로 2중 접속 12필스 헌버이터의 상간리액터에 산단하게 보조정류회로의 부가안으로 3상36필스로 다상화 할 수 있는 고조파저감형 정류회로가 제작되었다.^[8]

그러나 이러한 고조파저감형 정류회로는 제이각이 15° 이하 일 때는 고조파 저감 효과가 없거나, 보조정류회로의 전류 실패(commutation failure)로 인하여 헌버이터가 불안정하게 운전될 확율이 높다. 그러므로 본 연구에서는 제이범위를 확대하기 위하여 제이각이 $0^\circ \sim \alpha^\circ$ $\alpha^\circ = 15^\circ$ 일 때는 24필스로 15° 이상은 36필스로 동작하는 2-3태 변환 알고리즘을 제시하였고, 고조파 저감효과를 극대화하기 위하여 상간리액터의 최적권수비 및 탭변환 세이각을 설계하였으며, 이를 이용하여 새로운 고조파 저감형 헌버이터를 구성하였다. 또한 마이크로프로세서의 연산속도를 낮추어 할 수 있는 3상 헌버이터 세이용 인터페이스 하드웨어를 제작, 본 고조파 저감형 헌버이터에 적용하여 그 타당성을 입증하였다.

II. 고조파 저감 이론

그림 1은 본 연구에서 제작한 새로운 고조파 저감형 헌버이터(2-3태 변환방식)를 나타낸 것으로서, 본 연구의 목적인 전원전류의 고조파 저감효과를 검토하기




그림 1. 새로운 고조파 저감형 헌버이터

Fig. 1. A New Converter of Reducing Harmonics.

위하여 주변압기 및 상간리액터의 누설인덕턴스, 다이리스터의 순전압강하 및 스위칭손실, 전류의 증복현상 등을 무시하고 직류출력전류 I_d 가 평활한 일정전류라고 가정한다. 그림 1에서 전원측 변압기를 $\Delta - Y - \Delta$ 결선하고, $\Delta - Y$ 결선(권수비 $1 : a_s/\sqrt{3}$) 측에 CON. 1을, $\Delta - \Delta$ 결선(권수비 $1 : a_s$) 측에 CON. 2를 접속하면 CON. 1, 2의 출력전압 e_{d1}, e_{d2} 는 크기는 같지만 30° 의 위상차를 갖게 된다. 이 위상차에 의한 전압이 상간리액터 양단에 걸리고, 이를 상간리액터전압 V_m 이라 한다(그림3, 그림5(a), (b) 참조). 여기서 접선부분의 탭변환회로가 없을 경우 즉, 접 OO' 를 직결할 경우 그림 1은 통상의 6상12필스 헌버이터가 된다. 이 때의 전류 성분을 탭변환시의 전원전류와 구분하기 위하여 첨자에 "0"을 부가하여 $i_s \rightarrow i_{s0}$, $i_d \rightarrow i_{d0}$ 등으로 표기하면 CON. 1의 입력전류 i_{s0} 와 CON. 2의 전류 i_{d0} 는 30° 위상차를 갖는 구형파로 그림 2 (a)~(c)와 같다. 이때의 전원전류 i_{s0} 는

$$i_{s0} = a_s(i_{d0} - i_{s0})/\sqrt{3} + a_s i_{d0} \quad (1)$$

가 되므로 그림 2 (d)와 같은 12스텝의 계단파형이 된다. 여기서 상간리액터에 3 탭 변환용 SCR T_h, T_o, T_p 을 부가하고 SCR T_p 도통시를 모드 P, T_o 도통시를 모드 O, T_h 도통시를 모드 Q라고 하면 CON. 1, 2로부터 상간리액터로 유입하는 전류 i_{d1}, i_{d2} 의 값을 모드에 따라 달라진다. 예를 들어 모드 P의 경우 두 Ampere-turn 면적에 의해

$$i_{d1}(N_0 + N_3) = i_{d2}(N_0 + N_3)$$

$$i_{d1} + i_{d2} = I_d$$

가 성립하고, 이를 계산하면

$$i_{d1} = I_d/2 + i_m, \quad i_{d2} = I_d/2 - i_m \quad (2)$$

단, $i_m = a_{m3}I_d, a_{m3} = N_3/2N_0$ 이다.

같은 방식으로 모드 O, Q에서의 i_{d1}, i_{d2} 를 구하면식 (2)와 같은 형태로 나타나고 다만 모드에 따라 i_m 값이식 (3)과 같이 나타남을 알 수 있다.

$$\left. \begin{array}{l} \text{모드 P: } i_m = a_{m3}I_d \\ \text{모드 O: } i_m = 0 \\ \text{모드 Q: } i_m = -a_{m3}I_d \end{array} \right\} \quad (3)$$

여기서 상간리액터전압 $V_m (=e_{d1} - e_{d2}) > 0$ 일 때는 3 탭 변환용 SCR을 $T_h \rightarrow T_o \rightarrow T_p, V_m < 0$ 일 때는 $T_p \rightarrow T_o \rightarrow T_h$ 순서로 도통시키야만 자연전류(natural commutation)에 의한 탭변환 회로의 세이가 가능하다. 따라서 V_m 의 1주기에 대해서 모드 Q \rightarrow O \rightarrow P \rightarrow O \rightarrow Q로 탭변환 동작을 하게 되고 모드 Q \rightarrow O, O \rightarrow P로 될 때의 탭변환 세이각을 각각 β_1, β_2 라고 하면 P \rightarrow O,




그림 2. 전원 전류 파형의 도식 해석(36펄스)

Fig. 2. Graphical Analysis of Waveforms of Line Currents.

$0 \rightarrow Q$ 는 $\beta_1 + 30^\circ$, $\beta_2 + 30^\circ$ 의 세이프각에서 변화된다. 이 때의 상간리액터전압 V_m 과 순환전류 i_m 과의 관계를 그림 2 (e)에 보았다. 여기서 i_m 에 의한 전류성분을 $i_s \rightarrow i_{sm}$, $i_1 \rightarrow i_m$ 등으로 표기하면 i_m 은 CON. 1, 2의 입력전류에 배분되어서 i_{1m} , i_{3m} 등의 전류성분으로 되어 그림 2 (f)~(h)의 파형과 같다. 이때 전원전류중의 성분 i_{sm} 은

$$i_{sm} = a_s(i_{1m} - i_{3m})/\sqrt{3} + a_s i_{4m} \quad (4)$$

가 되고, 그림 2 (i)와 같은 파형이 된다. 따라서 3회 변환시의 전원전류 i_s 는 통상의 12펄스 콘버터의 전류성분 i_{so} 에 3회변환에 의한 순환전류성분 i_{sm} 을 더한 전류로 그림 2 (j)와 같이 36스텝의 계단파형으로 나타나고, 그림 2 (d)에 비하여 고조파 저감효과가 헛져함을 알 수 있다.

한편, 그림 3에서 상간리액터전압 V_m 은 CON. 1, 2의 세이프 각 α 에 따라 모양이 달라짐을 알 수 있고, $\alpha = 15^\circ$ 를 임계점으로 한주기 동안의 전압시퀀스가 $\alpha < 15^\circ$ 일 때는 $-$, $+$, $+$, $-$ 이며, $\alpha \geq 15^\circ$ 일 때는 $+$, $-$ 로 서로 다름을 알 수 있다. 따라서 전술한 방법에 의하여 3회변환 회로를 $\beta_1 = 10^\circ$, $\beta_2 = 20^\circ$ (3tap의 경우) 이때가 최적 세이프각임(그림 8. (b) 참조)로 세이프 경우, $\alpha \leq 5^\circ$



그림 3. α 에 따른 상간리액터 전압Fig. 3. Interphase Reactor Voltage Versus α .

그림 4. 전원 전류 파형의 도식 해석(24펄스)

Fig. 4. Graphical Analysis of Waveforms of Line Currents.

일 때는 3회변환용 SCR이 자연전류가 되지 않아 3회변환이 불가능, 고조파 저감효과가 전혀 없게 되고, $5^\circ < \alpha < 15^\circ$ 일 때는 이론적으로는 3회 변환이 가능하지만, 상간리액터 전압 V_m 의 크기가 작고 스위칭 및 둔리 소자 등이 이상소자가 아니기 때문에 전류 실패(commutation failure) 확율이 높아 전류파형이 불안정하게 된다. 그러므로 본 연구에서는 입력전류가 안정하면서 고조파 저감효과를 얻을 수 있도록 $\alpha < 15^\circ$ 일 때는 2회 변환방식을 선택한다. 그림 1에서 2회변환용 SCR T_A , T_B 중, T_A 도통시를 모드A, T_B 도통시를 모드B라고 하고 3회변환시와 같은 방법으로 해석하면 i_{1a} , i_{2a} 는 식 (2)와 같고 다만 i_m 이 모드에 따라 식 (5)와 같이 나타난다.

$$\begin{aligned} \text{모드A : } i_m &= a_{m2} I_a \\ \text{모드B : } i_m &= -a_{m2} I_a \\ \text{단, } a_{m2} &= N_2 / 2N_0 \end{aligned} \quad (5)$$

여기서 $0 \leq \alpha < 15^\circ$ 일 때 고조파 저감효과를 갖도록 2 텔 변환 제어하려면 V_m 의 한주기에 대하여 모드 $B \rightarrow A \rightarrow B$ 로 텔변환하게 되고 ($\alpha < 15^\circ$ 의 경우), 모드 $B \rightarrow A$ 로 될 때의 텔변환 제어각을 β_1 라고 하면 모드 $A \rightarrow B$ 로 될 때의 제어각은 $30^\circ + \beta_1$ 가 된다. 이때의 V_m 과 i_m 과의 관계를 그림 4 (a)에 보였다. 2 텔 변환에 의한 i_m 의 입력전류성분 i_{m1}, i_{m2} 등은 그림 4 (b)~(d)와 같고, 이의 전원전류 성분 i_{sm} 은 식 (4)에 의하여 그림 4 (e)와 같이 나타나며, 2 텔 변환시의 전원전류 i_s 는 그림 4 (f)와 같이 24스텝의 계단파형이 된다. 그러므로 제어각 α 가 15° 이하 일 때는 2 텔 변환에 의한 24 펄스 콘버터터로, α 가 15° 이상일 때는 3 텔 변환에 의한 36펄스 콘버터터로 제어하는 2-3 텔 변환 방식을 기준의 6상12펄스 콘버터에 적용하면 제어각의 전 범위에서 고조파 저감효과를 갖는 콘버터 시스템 구성이 가능하다.

한편 직류 출력전압 e_d 를 해석하기 위해 그림 1에서 점 OO'를 직결했을 경우의 출력전압 e_{dd} 와 상간리액터 전압 V_m 은 식 (6)과 같고, 그림 5 (a), (b)의 파형과 같이 나타난다.

$$e_{dd} = (e_{d1} + e_{d2})/2$$

$$V_m = e_{d1} - e_{d2} \quad (6)$$

앞에서 설명한 바와 같이 $\alpha < 15^\circ$ 일 때는 V_m 한주기 동안 2 텔 변환 모드 $B \rightarrow A \rightarrow B$ 로 $\alpha \geq 15^\circ$ 일 때는 3 텔 변환모드 $Q \rightarrow O \rightarrow P \rightarrow O \rightarrow Q$ 로 제어되므로 e_d 는 모드에 따라 해석해야 한다. 즉, 3 텔 변환시 모드 P의 경우, 출력전압 e_d 는 식 (7)과 같다.

$$e_d = e_{d1} - \frac{(N_o - N_s)}{2N_o} \cdot V_m \quad (7)$$

식 (6), (7)을 정리하면

$$e_d = e_{dd} + e_m \quad (8)$$

$$\text{단, } e_m = a_{m3} V_m$$

로 된다. 같은 방법으로 모드 O, Q, A, B를 계산하면 모드에 따라 e_m 은 식 (9), (10)과 같고, 각각 그림 5 (c)와 같이 나타나게 된다.

i) 2 텔변환시

$$\text{모드 A: } e_m = a_{m2} V_m$$

$$\text{모드 B: } e_m = a_{m2} V_m \quad (9)$$

ii) 3 텔변환시

$$\text{모드 P: } e_m = a_{m3} V_m$$

$$\text{모드 O: } e_m = 0$$

$$\text{모드 Q: } e_m = -a_{m3} V_m \quad (10)$$

따라서 직류 출력전압 e_d 는 식 (8), (9), (10)에 의





그림 5. 직류 전압 파형의 도식 해석

Fig. 5. Graphical Analysis of Waveforms of DC Voltage.

해 결정되고, 그림 5 (d)와 같다. 그러므로 본 방식은 입력전류의 고조파 저감효과 뿐 아니라 직류 출력 전압의 맵동율도 현저하게 감소함을 알 수 있다.

III. 회로구성

1. 인터페이스 하드웨어

콘버터터가 마이크로 프로세서에 의하여 제어될 때 가장 중요한 것은 게이트 펄스를 입력전압에 동기화시키는 것이다. 이는 일반적으로 소프트웨어 또는 하드





그림 6. 3상 콘버터 제어용 인터페이스 하드웨어
Fig. 6. Interface Hardware for 3-phase Converter Control.

웨어와 소프트웨어의 결합으로 실행되고, 이를 소프트웨어로 처리할 때의 가장 중요한 문제는 마이크로 프로세서의 기억용량과 연산시간에 달려있다.^[9] 따라서 종래의 마이크로 프로세서를 이용한 제어트리거 회로는 1° 의 제어각을 얻고자 할 때 8bit의 경우 20(μ s) 정도의 연산시간이 요구되므로,^[10] 프로세서가 콘버터 제어 뿐 아니라 복합적인 제어시스템을 실시간처리하기 위해서 연산시간의 축소는 매우 중요하다.

그러므로 본 연구에서는 그림 6과 같은 3상 콘버터 제어용 인터페이스 하드웨어를 제시하였고, 이 회로의 동작파형을 그림 6 (a)~(g)에 보였다. ZCD(zero crossing detector)에 의하여 입력정현파(그림6(a))와 동기된 구형파(그림6(b))를 출력시키고 이 구형파를 8bit programmable 카운터의 load 단자에 입력함으로써 입력정현파형이 high상태 일 때만 OO_h 에서 FF_h 까지 두번 counting하도록 설정된다. 이 counting cycle은 클럭에 의하여 설정되며 카운터의 8bit 출력은 마이크로 프로세서에 의하여 지시된 8bit 제어각의 값과 비교된다. 이 비교기 출력펄스(그림 6 (c))는 단안정 멀티바이브레이터에 의해 입력전압과 같은 주기로 트리거(그림 6 (d), (e))되고 edge detector에 의해 제

어각 α 에 따른 트리거 펄스(그림 6 (f), (g))를 출력하며 이 펄스들은 콘버터 제어에 적합하도록 double 펄스 조합회로에 의하여 조합된다.

따라서 그림 6의 인터페이스 하드웨어는 프로세서가 콘버터 제어를 위하여 소프트웨어 면에서 연산할 필요가 없기 때문에 단순히 하드웨어 소자의 전달지연시간인 63(ns) 정도로 실행시간을 단축시킬 수 있다.

2. 제어회로 구성

그림 6의 인터페이스 하드웨어를 이용하여 그림 1의 고조파 저감형 콘버터를 제어하기 위한 제어회로를 그림 7에 나타냈고 이의 동작파형을 그림7 (a)~(j)에 보였다. 이 제어회로의 동기부는 입력파형과 제어각 α 및 탭변환 제어각 $\beta_1, \beta_2, \beta_3$ 의 원점을 동기시키기 위한 것이고, 그 파형의 한 예를 그림 7 (a), (b)에 나타냈다. 제어부는 그림 6과 같은 인터페이스 하드웨어 그대로 구성되고, Y측(CON. 1) 파형 및 Δ 측(CON. 2) 파형에 동기시킨 구형파(그림 7 (a), (b))는 각각 프로세서에 의하여 지시된 제어각 α 만큼 지연시킨 파형을 만들고 이 파형의 한 예를 그림7 (c), (d)에 보였다. 이 파형들은 각각 driver를 거쳐 CON. 1, 2의 gate trigger pulse를 만든다. 여기서 Y, Δ 결선에 의한 콘버터 출력전압의 위상차 즉, 상간리액터 전압 V_m 과 탭변환 제어각 $\beta_1, \beta_2, \beta_3$ 의 동기를 맞추기 위하여





그림 7. 제어회로의 블록 다이어그램

Fig. 7. Block Diagram of Control Circuit.

그림7 (c), (d)와 같은 일련의 파형들을 이용한다. 즉, Y, △ 측의 30° 위상차를 갖는 파형끼리 각각 exclusive OR 게이트로 조합하면 그림7 (e)와 같이 상간리액터 전압에 동기사킬 수 있다.

이때 마이크로 프로세서는 지시된 세이각이 15° 이상인지 아님지를 소프트웨어 적으로 판단하게 되고, PIA (peripheral interface adapter) port B의 8bit 중 2 bit를 이용하여 15° 이상이면 "10₂"를 출력하여 AS1 (analog switch 1)-ON, AS2-OFF시켜 3 텔 변환회로를 선택하도록 하고 15° 이하이면 "01₂"을 출력하여 AS1-OFF, AS2-ON시켜 2 텔 변환회로를 선택하도록 세이하게 된다. 따라서 세이각이 15° 이상이면 Tap3 카운터에 의하여 3 텔변환용 트리거펄스(그림7 (f), (g), (h))를 15° 이하이면 Tap2 카운터에 의하여 2 텔변환용 트리거펄스(그림7 (i), (j))를 출력시킨다.

그러므로 본 연구에서 제시한 2-3 텔 변환방식은 소프트웨어적으로는 단지 세이각이 15°인지 아닌지만을 비교하고 CON. 1, 2는 그림6에 제시한 인터페이스 하드웨어로, 보조정류회로는 2-3 텔 변환세이회로로 세이되므로 마이크로 프로세서의 연산이 거의 필요없게 되나

IV. 실험결과 및 고찰

고조파 저감형 콘버터의 고조파 저감효과를 최대로 하는 상간리액터의 최적권수비 및 텔변환 세이각을 구하기 위하여 그림2 (d), (i), 그림4 (e)의 파형을 각각 푸리에급수 전개하면 식(11), (12)와 같다.

$$i_{so} = M \cdot [\sin(\theta - \alpha) + \sum_{k=1}^{\infty} \frac{1}{12k \pm 1} \sin(12k \pm 1)(\theta - \alpha)] \quad (11)$$

$$i_{sm} = M \cdot [\sqrt{A_1^2 + B_1^2} \sin(\theta - \alpha + \phi_1) + \sum_{k=1}^{\infty} \frac{1}{12k \pm 1} \sqrt{A_{12k \pm 1}^2 + B_{12k \pm 1}^2} \sin(12k \pm 1)(\theta - \alpha + \phi_{12k \pm 1})] \quad (12)$$

$$\text{단}, M = 2\sqrt{3} a_m / \pi, \phi_n = \frac{1}{n} \tan^{-1}(A_n/B_n)$$

i) 2 텔 변환

$$A_n = a_m c_n \cos n \left(\frac{5\pi}{12} + \beta_3 \right)$$

$$B_n = a_m c_n \left| \sin n \left(\frac{5\pi}{12} + \beta_3 \right) - 2 \right|$$

$$c_n = 8 \sin \left(\frac{n\pi}{12} \right)$$

ii) 3 텔변환

$$A_n = a_m c_n \cos n \left(\frac{5\pi}{12} + (\beta_1 + \beta_2)/2 \right)$$

$$B_n = a_m c_n \left| \sin n \left(\frac{5\pi}{12} + (\beta_1 + \beta_2)/2 \right) - 2 \right|$$

$$c_n = 8 \sin \left(\frac{n\pi}{12} \right) \cos \left[n(\beta_1 - \beta_2)/2 \right]$$

여기서 전원전류 i_s 는 식(10), (12)에 의해 결정되고, 전류의 왜형율 μ 는 식(13)과 같이 정의된다.

$$\mu = \sqrt{\sum_{n(n>1)}^{\infty} I_{sn}^2 / I_{s1}^2} \quad (13)$$

단, I_{s1} , I_{sn} 은 전원전류의 기본파 및 n차 고조파 성분의 실효치이다.

식(11)~(13)에 의해 전원전류의 왜형율 μ 는 2 텔변환 시 a_m , β_3 , 또 3 텔 변환 시 a_m , β_1 , β_2 의 함수이므로 각각의 왜형율 M 를 최소로 하는 a_m , β_3 , a_m , β_1 , β_2 를 계산하면 그림8 (a), (b)와 같다.





그림8. μ 를 최소로 하는 상간리액터 권수비 및 세이각의 결정

Fig. 8. Decision of Optimal a_m for Minimizing μ .

따라서 상간리액터의 최적권수비 및 텔변환제어각은

$$2\text{ 텔변환시: } a_{m2} = 0.2456, \beta_3 = 15^\circ$$

$$3\text{ 텔변환시: } a_{m3} = 0.333, \beta_1 = 10^\circ, \beta_2 = 20^\circ$$

이고, 이에 의한 시뮬레이션 결과, 표 1과 같은 고조파 저감효과를 얻었다. 그러므로 본 연구에서는 고조파 저감효과를 극대화하기 위하여 상기 데이터를 이용한 2-3회 변환방식의 콘버터를 구성, 실험한 결과를 그림9~11에 보았다. 그림9(a)는 본 콘버터 시스템을 제어하는 gate trigger pulse(측정관의상 gate pulse $T_1 \sim T_6$ 는 negative 파형임)이고, 그림9(b) (그림의 1~8은 그림7(a)~(h)와 각각 대응되며, 6~8의 파형은 주정면의상 negative 파형임)는 텔변환 제어회로의 타이밍차트이다. 그림10(a)는 텔변환을 하지 않은 경우 즉, 12펄스 콘버터의 입력전류 파형이고 그림10(b)는 제어각이 5° 일 때 3텔변환 전원전류 파형이고 그림10(c)는 2텔변환시의 전류파형이다. 그림10(d)는 제어각이 45° 일 때 3텔변환했을 경우의 전원전류 파형이다. 이는 3텔변환시 α 가 15° 이하 일 때는 고조파 저감효과가 전혀 없음을 입증하며, 따라서 $\alpha > 15^\circ$ 일 때는 2-3회 변환방식을 적용하여 2텔 변환에 의한 24펄스 콘버터로, $\alpha > 15^\circ$ 일 때는 3텔변환에 의한 36펄스 콘버터로 운전하면 12펄스 콘버터에 비

하여 각각 고조파를 현저하게 감소(2텔 변환시 6.89 [%], 3텔 변환시 4.45[%]) 시킬 수 있음을 알 수 있다. 그림11은 본 시스템이 그림10과 같이 운전되고 있을 때의 직류출력 전압의 매클로도 현저하게 감소시킬 수 있음을 보여 준다.

따라서 본 연구에서 제시한 2-3회 변환방식은 세이각 전범위에서 전원전류의 고조파를 저감시킬 수 있고, 이의 제어를 위하여 마이크로 프로세서의 연산이 거의 필요없기 때문에 본 콘버터를 복합적인 제어시스템에 적용할 경우 실시간처리가 가능한 장점을 갖고 있다. 다만 본 방식에 의한 실험결과가 이론적으로 해석한 파형(그림2, 4)과 같이 정확하게 계단파형이 되지 않는 이유는 전류중복에 의한 영향으로 생각되어 이러한 현상을 줄이기 위하여 주변압기 용량, 상간리액터의 용량 등을 최적상태로 결정할 수 있는 이론해석은 계속 연구하고자 한다.

V. 결 론

본 연구에서는 2-3회 변환방식에 의하여 전원전류의 고조파를 저감시키고 제어범위를 확대할 수 있는 새로운 고조파 저감형 콘버터 시스템을 제시하였고, 이의 제어를 위한 마이크로 프로세서의 연산속도를 감소


표 1. 텔수에 따른 왜성율 및 고조파 함유율

Table 1. Distortion Factors & Harmonic Components for the Number of Taps.


고조파 자 수 n	고조파 함유율 I_{sh}/I_{sh} (%)				
	12펄스	24펄스	본 방식($\alpha = 15^\circ$)	36펄스	본 방식($\alpha = 15^\circ$)
11	9.09		2.43×10^{-3}		0.46
13	7.69		2.06×10^{-3}		0.39
23	4.35	4.35	4.35		0.22
25	4.00	4.00	4.00		0.20
35	2.86		7.65×10^{-4}	2.86	2.86
37	2.70		7.24×10^{-4}	2.70	2.70
47	2.13	2.13	2.13		0.11
49	2.04	2.04	2.04		0.10
59	1.69		4.54×10^{-4}		0.09
61	1.64		4.39×10^{-4}		0.08
71	1.41	1.41	1.41	1.41	1.41
73	1.37	1.37	1.37	1.37	1.37
왜성율 (%)	15.2	6.89	6.89	4.39	4.45

* $\alpha < 15^\circ$: 2 텔 변환 ($a_{m2} = 0.2456, B_3 = 15^\circ$)

* $\alpha > 15^\circ$: 3 텔 변환 ($a_{m3} = 0.333, B_1 = 10^\circ, B_2 = 20^\circ$)




(a) 게이트 트리거 펄스



(b) 텔변환 회로의 타이밍 차트

그림 9. 제어회로의 각부 실측 파형

Fig. 9. Oscillograms of Control Circuit.



주변압기 전류비 $a_s = 1, 2 [A/div], 2 [ms/div]$


그림10. 전원 전류의 실측 과정

Fig. 10. Oscillograms of Line Currents.

화 할 수 있는 콘버터터 제어용 인터페이스 하드웨어를 구성하여 본 콘버터터 시스템에 적용, 실험한 결과 다음과 같은 결론을 얻었다.

1) 고조파 저감효과가 크다.

전원전류의 왜형율을 12펄스 콘버터에 비하여 이론적으로 15.2[%]에서 2 펄스변환의 경우 6.89[%]로 3 펄스 변환의 경우 4.45[%]로 감소시킬 수 있고, 직류



주변압기 전류비 $a_s = 1, 200 [V/div], 1 [ms/div]$
(그림(a)의 V_m 은 100 [V/div])

그림11. 직류 전압의 실측 과정
Fig. 11. Oscillograms of DC Voltages.

출력전압의 맥동율은 1/3 또는 그 이하로 감소가 가능하며 실험결과에 의해서도 고조파 및 맥동율의 저감효과가 협저함을 알 수 있다.

2) 세이법위를 확대할 수 있다.

세이각에 따라 텨의 수를 세이하는 2-3텔 변환회로를 구성함으로써 세이각 전 범위에서 고조파 저감효과를 얻을 수 있다.

3) 소프트웨어를 극소화시킬 수 있다.

인터페이스 하드웨어에 의해 세이되므로 마이크로프로세서의 소프트웨어를 극소화시킬 수 있고 본 정류회로가 자동제어에 이용될 경우 프로세서 증설 없이도 실시간처리가 가능하다.

그리므로 본 방식은 전원전류의 고조파 발생량을 작게하면서 콘버터터 뿐아니라 다른 복합적인 세이계를 세이할 필요가 있는 시스템에 적합하다. 본 논문에서는 이해를 용이하게 하기 위하여 전류중복 현상을 무시하였지만 회로의 대용량화 또는 더욱 다양화하기 위해서는 이 현상에 대한 이론해석 및 이를 기본으로 한 주변압기, 상간리액터 등의 최적용량결정 방법등이 계속 연구되어져야 할 것으로 기대된다.

参考文献

- [1] M. Inoue, *Harmonic Propagation Charac-*

- teristics on Power System, Takaoka Review, vol. 32-1, no. 105, 1985.*
- [2] 전기서원 편집부, “전력 변환 테크닉”, 일본 전기서원, pp. 125~170, 1985.
- [3] 정연택, 서영수, 황낙훈, “콘버터 직별렬 접속 유전에 관한 연구”, 전기학회 논문지, vol. 33, no. 9, pp. 21~28, 1984.
- [4] H. Hayafune et al., “Microcomputer controlled active power filter”, *Proceedings IECON, 1984*.
- [5] Min-Ho Park et al., “A New injection method for AC harmonic elimination by active power filter”, *Proceedings IECON, 1985*.
- [6] T. Kataoka et al., “A pulse width controlled AC-DC converter to improve power factor and waveform of AC line current”, *IEEE Trans. Ind. Appl. no.6, pp.670-675, 1979.*
- [7] S. Miyairi et al., “A new method of reducing harmonics in input AC line currents of thyristor rectifier circuit”, *IPEC-Tokyo 2, pp.993-1004, Mar. 1983.*
- [8] S. Miyairi et al., “A new method for reducing harmonics of rectifier circuit by switching taps of interphase reactor” *JIEE 60-B26, pp.39-46, Mar. 1985.*
- [9] Chen et al., “A microprocessor-based current controller for SCR-DC motor drives”, *IEEE Trans. Ind. Electron. Contr. Instrum. vol. IECI-27, pp.169-176, Aug. 1980.*
- [10] G.H. Pfitscher, “A microprocessor-based synchronization scheme for digitally controlled three-phase thyristor power converters”, *IEEE Trans. Ind. Electron, vol. IE-30, no.4, Nov. 1983.*