

# 이온注入에 의한 多結晶 실리콘의 固有抵抗 모델링

## (The Resistivity Modeling of Ion Implanted Polycrystalline Silicon)

朴鍾泰\*, 李文基\*, 金鳳烈\*

(Jong Tae Park, Moon Key Lee and Bong Ryul Kim)

### 要 約

본 논문에서는 이온주입된 P형 다결정 실리콘의 전도 특성 및 이의 불순물 농도 의존성에 관한 모델을 제시하였다. 또한 전도 특성으로부터 불순물 농도에 따라 P형 다결정 실리콘의 고유저항을 컴퓨터를 이용하여 이론적으로 계산하였다. 실험치와 이론치를 비교하여 본 논문에서 제시된 모델에 관계되는 값을 결정하였다. 그러므로 본 논문에서 제시된 모델은 입정의 크기가 1450Å인 경우에 실험치와 잘 맞음을 알 수 있었다.

### Abstract

In this paper, modeling of the conduction mechanism of ion implanted p-type polycrystalline silicon is studied. From this modeling, the resistivity of p-type polycrystalline and its dependence on dopant concentration are calculated. The proposed modeling whose grain size is about 1450Å is shown to agree well with the experimental result.

### I. 序 論

다결정 실리콘은 태양전지나 집적회로에서 매우 중요한 소재인데 특히 MOS FET의 게이트, 상호 연결선(interconnection line) 및 SRAM의 고 저항용으로 많이 사용되고 있다. 이런 목적에 맞는 소재 응용을 위해 다결정 실리콘의 전기적 특성을 불순물 농도, 불순물 종류, 열처리 등에 따라 정확하게 모델링하는 것은 중요한 일이다.

일반적으로 다결정 실리콘의 전기적 특성은 입정계(grain boundary) 특성, 평균 입정(grain)의 크기, 불순물 농도, 온도, 입정계에서의 계면상태(interface state) 등에 따라 결정되는데 지금까지 발표된 이론적

모델링은 실험의 결과를 만족스럽게 설명 해 주지 못하고 있다.<sup>[1,2,3,4]</sup>

현재 다결정 실리콘의 저항특성을 설명하기 위한 모델이 세가지가 있다.

첫째는 다결정 실리콘의 입정계에서 불순물 원자들의 편석현상을 설명하는 도판트 편석 모델(dopant segregation model)<sup>[5]</sup>이며 둘째는 입정계에서 원자들이 무질서하게 배열되어 완전한 원자 결합을 이루지 못하고 일종의 결합을 갖게 되는데 이를 계면상태라 하여 트랩(trap)과 같은 역할을 한다는 반송자 트랩핑 모델(carrier trapping model)이다.<sup>[6]</sup> 셋째는 비정질의 전도 이론을 도입하여 brownian 운동 및 호핑(hopping) 메카니즘으로 반송자 전송을 설명한 드리프트 확산 모델(drift-diffusion model)이다.<sup>[7]</sup>

본 논문에서는 이온주입된 P형 다결정 실리콘의 저항 특성을 모델링하기 위하여 도판트 편석 모델과 반송자 트랩핑 모델을 사용하였으며 반송자 전도 현상을

\*正會員, 延世大學校 電子工學科  
(Dept. Elec. Eng., Yonsei Univ.)  
接受日字 : 1985年 7月 10日

세가지 성분으로 나누어 해석하고 컴퓨터로 이론적인 값을 계산하였다. 그리고 실제 이온주입된 P형 다결정 실리콘 저항을 제작하여 불순물 농도에 따라 고유 저항을 측정하였다. 측정된 값과 이론값을 일치시키기 위하여 모델에 사용된 변수들의 일정한 값을 구하였다. 그러므로 본 논문에서 제작된 다결정 실리콘 저항의 평균 입정 크기가  $1450\text{ Å}$ 인 경우 실험치와 잘 일치함을 알 수 있었다.

## II. 다결정 실리콘의 전도이론

다결정 실리콘의 전도현상을 정성적으로 분석하기 위하여 다음과 같은 가정을 하였으며 이 가정의 타당성과 한계에 관하여는 IV장에서 논의될 것이다.<sup>[6]</sup>

(가정)

- 1) 다결정 실리콘의 입정 크기는 L로서 동일하다.
- 2) 입정계는 초기에 전하를 갖지 않는 트랩  $Q_T(\text{cm}^{-2})$ 를 갖고 있으며 반송자를 트랩핑한 후 트랩에너지 준위( $E_T$ )에 있게 된다.
- 3) 입정 내에서는 단결정의 에너지 밴드 이론을 따른다.
- 4) 일차원적으로 다수 반송자의 이동만 고려하며 이 다수 반송자는 Maxwell-Boltzman 분포를 한다.
- 5) 전위장벽을 터널링하는 반송자의 투과계수는 시간 독립 WKB 근사방법으로 계산한다.
- 6) 모든 입정에는 가해준 전압  $V$ 가 동일하게 인가된다.

다결정 실리콘은 입방체의 결정체가 주기적으로 배열된 것과 같은데 입정계의 불규칙 배열로 인하여 입정계의 에너지 캡은 단결정 실리콘과 비정질 실리콘의 중간 값을 갖는다고 가정할 수 있다. 그래서 입정계에서는 일종의 이종 접합을 형성하게 되는데 그림1과 같이 사각형의 전위장벽으로 나타낼 수 있다.<sup>[9]</sup>

그리고 전압을 가하지 않은 상태에서 P형 다결정 실리콘의 에너지 밴드는 이종 접합을 고려하여 그림 2와 같이 나타낼 수 있다.<sup>[9]</sup> 그림 2에서 S는 입정계 폭이며  $\phi$ 는 전위장벽이고  $V_c$  및  $W$ 는 각각 공핍영역에서의 전위장벽과 공핍영역의 폭이다. 이때 흐르는 전류는 입정계와 수직이거나 수평 방향으로 흐르게 되는데 본 논문에서는 해석을 간단하게 하기 위하여 입정계에 수직으로 흐르는 전류를 1차원적으로 해석하였다.

### 1. 다결정 실리콘의 에너지 밴드

한개의 입정에 인가되는 전압  $V_a$ 는 입정계에서 인가되는 전압  $V_c$ 와 입정자체에서 인가되는 전압  $V_g$ 의 합




그림 1. 입정계의 전위장벽

Fig. 1. The potential barrier at the grain boundary.




그림 2. 전압이 인가되지 않은 상태에서 P형 다결정 실리콘의 에너지 밴드

Fig. 2. The energy band of P-type polycrystalline silicon under no-bias.

으로 나타낼 수 있다. 즉

$$V_a = V_c + V_g \quad (1)$$

모델링을 간단하게 하기 위하여 공핍영역에서 모든 불순물이 이온화 되었다고 가정하고 Poisson 방정식을 풀면 다음과 같다.

$$\frac{dV^2}{dx^2} = \frac{qN}{\epsilon}, \quad \frac{\delta}{2} + W \leq |x| \leq \frac{L}{2} \quad (2)$$

$$V(x) = V_c [1 - (|x| - \frac{\delta}{2})/W]^2 \quad (3)$$

$$\frac{\delta}{2} \leq |x| \leq W + \frac{\delta}{2} \quad (3)$$

여기서  $V_c$ 는 다음과 같다.

$$V_c = qNW^2/2\epsilon \quad (4)$$

입정계에서 트랩 에너지 준위  $E_T$ 에 있는 계면상태  $Q_T$  때문에 불순물의 농도에 따라서 입정이 완전히 공핍되는 경우와 일부분만 공핍되는 경우로 나누어지는데 이 임계 불순물 농도  $N^*$ 는 다음 식으로부터 구한다.<sup>[10]</sup>

$$N^* = \frac{Q_T}{L} - 2n_t \exp(e_T/KT) \exp(qN^*L^2/8\epsilon KT) \quad (5)$$

여기서  $e_T$ 는  $E_T$ 의 위치를 나타내는 상수로 실험치와 비교하여 결정된다.

- 1) 입정이 완전히 공핍된 경우 ( $N \leq N^*$ ) 이때  $W = 1/2(L - \delta)$ 이며  $V_c$ 는 식(4)로부터 다음과 같이 된다.

$$V_c = \frac{qNL^2}{8\epsilon} \quad (5)$$

그리고 이때 Fermi 에너지  $E_F$  및 활성화된 반송자의 평균 농도  $\bar{N}$ 는 식(6)과 (7)로 나타낸다.

$$E_F = E_T - qN_c + KT \ln \left[ \frac{1}{2} \left( \frac{Q_1}{LN} - 1 \right) \right] \quad (6)$$

$$\bar{N} = n_i \exp(-E_F/KT) \left\{ \frac{1}{qL} \left( \frac{2\pi\epsilon KT}{N} \right)^{1/2} \cdot \operatorname{erf} \left[ \frac{qL}{2} \left( \frac{N}{2\epsilon KT} \right)^{1/2} \right] \right\} \quad (7)$$

2) 입정의 일부분이 공핍된 경우 ( $N > N^*$ ) 이 때 Fermi 에너지  $E_F$ 는 다음식으로부터 구할 수 있다.

$$n_i \exp(-E_F/KT) = \frac{N}{1 + 2 \exp[(E_A - E_F)/KT]} \quad (8)$$

여기서  $E_A$ 는 acceptor의 에너지 준위로 boron인 경우 다음과 같다.

$$E_A = -\frac{E_g}{2} + 0.08 - 4.3 \times 10^{-8} N^{1/3} \quad (9)$$

그리고 공핍영역에서의 이온화된 전하와 트랩된 전하는 같은 전하 중성의 조건에서  $W$ 를 구할 수 있다.

$$W = \frac{Q_1}{2N \left[ 1 + 2(n_i/N^*) \exp(-E_F/KT) \exp(q^2NW^2/2\epsilon KT) \right]} \quad (10)$$

여기서  $N^* = N/1 + 2 \exp[(E_A - E_F)/KT]$ 이다.

식(10)의  $W$ 와 식(4)의  $V_c$ 로 부터 활성화된 반송자의 평균 농도를 구하면 식(11)과 같게 된다.<sup>[10]</sup>

$$\bar{N} = n_i \exp(-E_F/KT) \left\{ \left( 1 - \frac{2W}{L} \right) + \frac{1}{qL} \left( \frac{2\pi\epsilon KT}{N} \right)^{1/2} \cdot \operatorname{erf} \left[ qW \left( \frac{N}{2\epsilon KT} \right)^{1/2} \right] \right\} \quad (11)$$

## 2. 전류-전압 특성

다결정 실리콘에서 반송자의 이동은 다음과 같은 3 가지 방법에 의하여 일어난다.<sup>[11,12]</sup>

1) 반송자가  $qV_c$ 를 넘지 못하므로 이 때의 thermionic field emission에 의한 전류 밀도

$$J_1 = 2A^*T^2 \exp(-E_F/KT) \cdot \left[ \frac{1}{KT} \int_0^{qV_c} D_1(E) \exp(-E/KT) dE \right] \cdot \sinh(qV_c/2KT) \quad (12)$$

여기서

$$D_1(E) = \exp[-\{\(4\pi\delta/h)(2m^*)^{1/2}(qH-E)^{1/2} + (qV_c/E_\infty)Y(\alpha)\}] \quad (13)$$

$$Y(\alpha) = (1-\alpha)^{1/2} + \alpha \ln[(1-\sqrt{1-\alpha})/\sqrt{\alpha}] \quad (14)$$

$$\alpha = E/qV_c \quad (15)$$

$$E_\infty = (qh/8\pi)(N/m^*\epsilon)^{1/2} \quad (16)$$

이고  $qH$ 는 최대 전위장벽으로  $q\phi$ 가  $qV_c$ 보다 큰 경

우는  $q\phi$ 가 되며 작은 경우는  $qV_c$ 가 된다. 그리고  $A^*$

$= 4\pi q m^* k^2/h^3$ 이고  $m^*$  및  $h$ 는 각각 유효질량 및 Planck 상수이다.

2) 반송자의 에너지가  $qV_c$ 보다 크고  $q\phi$ 보다 작은 에너지를 가지고 있을 때  $qV_c$ 를 넘어서 입정계를 터널링하는 thermionic emission에 의한 전류 밀도

$$J_2 = 2A^*T^2 \exp[-E_F/KT] [\exp(-b_1)/(1-C_1KT)] \cdot \{ \exp(-qV_c/KT) - \exp[-(q\phi/KT) + b_1/2] \} \cdot \sinh \left[ \frac{(1+C_1KTB)qV_c}{(1+B)2KT} \right] \quad (17)$$

여기서

$$b_1 = (4\pi\delta/h)(2m^*)^{1/2}(q\phi - qV_c)^{1/2} \quad (18)$$

$$C_1 = (2\pi\delta/h)(2m^*)^{1/2}(q\phi - qV_c)^{1/2} \quad (19)$$

$$B = \delta/2W \quad N > N^* \quad (20)$$

$$B = \delta/(L-\delta) \quad N \leq N^* \quad \text{이다}$$

3) 반송자의 에너지가  $q\phi$  보다 큰 경우에는 입정계의 전위장벽을 반송자가 넘는다. 이 때의 thermionic field emission에 의한 전류밀도

$$J_3 = 2A^*T^2 \exp(-E_F/KT) \exp(-qH/KT) \cdot \sinh \left( \frac{qV_c}{2KT} \right) \quad (21)$$

한 입정계에 걸리는 전압  $V_o$ 가 약  $2KT/q$  보다 작은 경우의 총 전류밀도  $J$ 는 다음과 같이 근사 시킬 수 있다.

$$J = J_1 + J_2 + J_3 = (A^*Tq/K) \exp(-E_F/KT) \cdot \left[ \left\{ \frac{1}{KT} \int_0^{qV_c} D_1(E) \right\} \cdot \exp(-E/KT) dE \right] + \frac{\exp(-b_1)}{(1+C_1KT)} \left\{ \exp(-qV_c/KT) - \exp[-(q\phi/KT) + b_1/2] \right\} \left[ \frac{(1+C_1KTB)}{1+B} \right] + \exp(-qH/KT) \Big| V_o \quad (22)$$

다결정 실리콘의 고유저항  $\rho$ 는 입정계 및 공핍영역에서 전위장벽에 의한 고유저항  $\rho_B$ 와 입정계의 단결정 고유저항  $\rho_C$  성분으로 나타낼 수 있다. 즉

$$\begin{aligned} \rho &= \frac{V_a}{J} = \frac{V_o}{JL} + \frac{V_c}{JL} = \frac{(2W+\delta) \cdot V_o}{JL(2W+\delta)} \\ &\quad + \frac{[L-(2W+\delta)]V_c}{JL[L-(2W+\delta)]} \\ &= \rho_B \cdot \frac{(2W+\delta)}{L} + \rho_C \cdot \frac{[L-(2W+\delta)]V_c}{L} \end{aligned} \quad (23)$$

여기서  $\rho_B = V_o/J(2W+\delta)$ 이고  $\rho_C$ 는 데이터 값을 취한다.

### III. 컴퓨터 프로그램

본 논문에서 제시된 다결정 실리콘의 고유저항 모델링을 프로그램화하여 이론적인 값을 계산하였다. 그리고 이론치와 실험치를 일치시키기 위하여 실험 변수들을 지정하였으며 이 변수 값을 변화시키므로 실험치와 같은 값을 얻을 수 있었다. 본 논문에서 사용된 프로그램의 흐름도는 그림 3과 같다.

불순물 농도  $N$ 을 입력하여 최대 농도(본 논문에서는  $1 \times 10^{20} \text{ cm}^{-3}$ )에 이르면 끝마치게 하였다.




그림 3. 본 논문에서 사용된 프로그램의 흐름도

Fig. 3. Flow chart.

### IV. 결과 및 분석

이론적으로 계산한 고유저항 값과 실험적으로 구한 값을 비교하기 위하여  $\langle 100 \rangle$  방향의  $2 \sim 5 \Omega\text{cm}$ 의 N형  $\text{Si}_1$  기판에  $1500 \text{ \AA}$ 의  $\text{SiO}_2$  층을 성장시키고 그 위에 LPCVD로  $625^\circ\text{C}$ 에서 도핑되지 않은 다결정 실리콘을  $0.5 \mu\text{m}$  성장시켰다. 그리고 P형 다결정 실리콘 저항을 만들기 위해 Boron을 에너지  $100\text{keV}$ 에서  $1 \times 10^{12} \text{ cm}^{-2}$ 부터  $1 \times 10^{16} \text{ cm}^{-2}$  까지 이온주입한 후  $\text{N}_2$  분위기에서  $100^\circ\text{C}$  30분을 열처리하여 4 단자 탐침법으로 고유저항을 측정하였다. 이때 도핑되지 않은 다결정 실리콘의 입정크기를 구하기 위하여 SEM으로 관측하였다.

그림 4는 다결정 실리콘의 SEM사진이다. 그림 4로부터 평균 입정크기는 약  $1450 \text{ \AA}$  정도임을 알 수 있었다.

다결정 실리콘에서 불순물 농도는 불순물이 다결정



그림 4. 다결정 실리콘의 SEM사진

Fig. 4. SEM micrograph of polycrystalline silicon.

실리콘에 고르게 분포되었다는 가정 하에 이온주입된 양을 다결정 실리콘의 두께로 나누어 결정하였다.<sup>[12]</sup> 그리고 실제 이온주입된 불순물 농도에 따라 식(7)과 (10)으로부터 활성화된 반송자 농도를 구하여 그림 5에 나타내었다. 그림 5로부터 불순물의 농도가 낮을 경우에는 불순물의 농도에 따라 활성화 반송자 농도가 조금 변하지만 약  $5 \times 10^{17} \text{ cm}^{-3}$  부근에서는 크게 변함을 알 수가 있는데 이것은 입정계의 계면상태  $Q_1$ 가 이 농도 부근에서 변화되었기 때문이다. 불순물 농도가 높을 경우는 이온주입된 불순물 양이 거의 활성화 되었음을 알 수 있다. 그리고 실제로 제작한 시료로 부터 고유저항을 측정하여 그림 6에 나타내었으며 식(24)로부터 구한 고유저항값과 비교하였다. 그림 6에서 이론치와 실험치를 일치시키기 위하여 프로그램의 입력에




그림 5. 이온 주입된 불순물 농도와 활성화 반송자 농도

Fig. 5. The activated carriers variation with implanted impurities.

서 가정한 실험 변수들의 값을 조정하였다. 이때 변수들의 값을 하나씩 변화시키면서 실험치와 비교하여 재 일 근사한 이론치를 구하였다. 본 논문에서 사용된 실험변수들을 Seto<sup>[1]</sup> 와 Lu<sup>[10]</sup>의 값과 비교하여 표 1에 나타내었다.




그림 6. 불순물 농도에 따른 고유저항

Fig. 6. The resistivity variation with implanted impurities.

표 1. 본 논문에서 사용된 실험변수들의 값  
Table 1. Used experiment data.

	$L$ (Å)	$Q_T$ ( $\text{cm}^{-2}$ )	$E_T$ (eV)	$e_T$ (eV)	$\delta$ (Å)	$q\phi$ (eV)
Seto	230	3.34E 12	0.37	-0.18	7	0.16
Lu	1220	1.9E 12	0.39	-0.17	8.5	0.16
본논문	1450	1.4 E 12	0.41	-0.17	10	0.16

그림 6에서 보면 불순물의 농도가 낮을 경우는 고유저항이 매우 큰데 이것은 입정계에서 계면상태  $Q_T$  영향이며 이  $Q_T$ 가 포화가 되면 고유저항은 급격히 감소하여 약  $7 \times 10^{18} \text{ cm}^{-3}$  이후에는 단결정 실리콘의 고유저항 값과 비슷함을 알 수 있다.

불순물 농도에 따라 다결정 실리콘의 전도 특성을 해석하기 위하여 식(12), (17), (21)로 부터  $J_1$ ,  $J_2$ ,  $J_3$ 를 구하여 그림7에 나타내었다. 불순물 농도가 낮아서 입정이 완전히 공핍된 경우는 공핍영역의 전위장벽  $qV_G$ 가 입정계의 전위장벽  $q\phi$ 보다 작으므로  $qV_G$ 를 넘어  $q\phi$ 를 터널링하는 thermionic emission에 의한 전류  $J_2$ 가 지배적이 된다. 불순물 농도가 약  $10^{17} \text{ cm}^{-3}$  정도에서는 입정계의 계면상태  $Q_T$ 가 포화 상태가 되고 공핍영역의 전위장벽  $qV_G$ 가 입정계의 전위장벽  $q\phi$ 와 같거나 크게되어 입정계의 전위장벽  $q\phi$ 를 넘는 thermionic emission에 의한  $J_3$ 가 지배적이 된다. 이때 반송자가 갖는 에너지로는 입정계의 전위장벽  $q\phi$ 를 터널링하지 못하므로  $J_3$ 성분이  $J_2$ 성분에 비해 극히 작다. 그리고 불순물의 농도가 증가하면 공핍영역의 쪽  $W$ 가 작게되고 공핍영역의 전위장벽  $qV_G$ 가 입정계의 전위장벽  $q\phi$ 보다 작게되므로 이 입정계의 전위장벽  $q\phi$ 를 터널링하는  $J_2$ 성분이 지배적으로




그림 7. 불순물 농도에 따른 전류성분

Fig. 7. The current components variation with implanted impurities.

된다.

이론적인 계산에서 입정의 크기가 동일하며 한 입정에 일어나는 전압도 동일하다고 가정하였는데 실제로 입정의 크기는 동일하지 않으며 그로 인한 입정이 인가되는 전압도 동일하지 않게 된다. 그리고 입정계의 계면상태  $Q_T$ 를 정의하여 반송자 트랩핑 모델을 사용하였는데 실험치와 비교할 때 입정의 크기가 클수록 계면상태  $Q_T$ 는 작은 것을 알 수 있었다. 또한 가정에서 전위장벽을 터널링하는 반송자의 투과계수를 시간독립 WKB 근사 방법으로 해석하였기 때문에 입정계 폭  $\delta$  및 입정계 전위장벽  $q\phi$ 를 실험변수로 하여 변화시켰다.

## V. 結論

본 논문에서는 불순물 농도에 따른 다결정 실리콘의 고유저항값을 모델링하여 프로그램화해서 이론적인 값을 구하였으며 실제 Boron을 이온주입한 다결정 실리콘의 저항을 제작하였다. 본 논문에서 제시된 모델링에 의한 다결정 실리콘의 고유저항값을 실제 제작한 입정의 크기가 1450 Å인 다결정 실리콘의 고유저항값에 일치시키기 위하여 실험변수들의 값을 구하였다. 이 변수들의 값을 사용하여 시뮬레이션한 결과 본 논문에서 제시된 모델링은 실험치와 잘 일치함을 알 수 있었다.

그리고 시뮬레이션 결과로부터 다결정 실리콘의 반송자 전도특성은 불순물의 농도가 낮거나 높은 경우는 반송자가 입정계의 전위장벽을 터널링하므로 대부분 thermionic emission 전류  $J_2$ 에 의하여 결정되고 불순물의 농도가 약  $10^{17} \text{ cm}^{-3}$ 일 때는 반송자가 충분한 에너지를 가지므로 입정계의 전위장벽  $q\phi$ 를 넘게되어 thermionic emission 전류  $J_3$ 에 의하여 결정됨을 알 수 있다.

## 参考文献

- [1] John Y.W. Steo, "The electrical properties of polycrystalline silicon films", *J. Appl.*

- Phys.* vol. 46, no. 12, pp. 5247, 1975.
- [2] Ruey-Shing Haung, "Electrical measurement on ion-implanted LPCVD Polycrystalline silicon films," *Solid State Electronics*, vol. 26, no. 7, pp. 657, 1983.
- [3] A.D. Ghosh et. al, "Interpretation of hall and resistivities measurement in polycrystalline silicon", *J. Electronics Materials* vol. 11, no. 2, pp. 237, 1982.
- [4] Mohammad M. Mandurah, "Dopant Segregation in Polycrystalline Silicon," *J. Appl. Phys.* vol. 51, no. 11, pp. 5755, 1981.
- [5] M.E. Cowher and T.O. Sedgwich, "Chemical Vapor Deposited Polycrystalline Silicon." *J. Electrochem. Soc.* 119, pp. 1565, 1972.
- [6] T.I. Kamins, "Hall mobility in chemically deposited polycrystalline Silicon", *J. Appl. Phys.* vol. 42, pp. 4357, 1971.
- [7] Dae, M. Kim, A.N. Khondker, S.S. Ahmed and Rajiv R. Shah, "Theory of conduction in Polysilicon:Drift-Diffusion" *IEEE Trans. Electron Devices*, vol. ED-31, pp. 480, 1984.
- [8] Nicky Chau-Chin Lu, Levy Gerzberg, Chih-Yuan Lu and James D. Meindl, "A conduction Model for Semiconductor-Grain Boundary-Semiconductor Barrier in Polycrystalline-Silicon Films," *IEEE Tran. Electron Devices*, vol. ED-30, pp. 137, 1983.
- [9] Mohammad M. Mandurah, Krishna C. Saraswat, and T.I. Kamins, "A model for conduction in Polycrystalline Silicon-Part I: Theory," *IEEE Tran. Electron. Devices*, vol. ED-28, pp. 1163, 1981.
- [10] Nicky Chau-Chin Lu, Levy Gerzberg, Chih-Yuan Lu, and James D. Meindl, "Modeling and Optimization of Monolithic Polycrystalline Silicon Resistors," *IEEE Tran. Electron Devices*, vol. ED-28, pp. 818, 1981.
- [11] Dinesh Prasad Soshi, and Ram Sahai Srivastava, "A Model of Electrical Conduction in Polycrystalline Silicon," *IEEE Trans. Electron Devices*, vol. ED-31, pp. 920, 1984.
- [12] Mohammad M. Mandurah, *The Physical and Electrical Properties of Polycrystalline Silicon*. Ph.D dissertation, Stanford University, 1981.