

# RNS를 이용한 그래픽 데이터 스케일링

## (Graphic Data Scaling with Residue Number Systems)

趙 源 敬\*, 林 寅 七\*\*

(Won Kyung Cho and In Chil Lim)

### 要 約

本論文은 그래픽 디스플레이 데이터의 스케일링演算을 위하여 RNS(Residue Number System)을 이용한 새로운 알고리즘을 提案한다.

이 알고리즘은 RNS에서既存의 스케일링이整數만에 의하여可能하였던 것을 實數까지擴長하였고, 베이스擴長 알고리즘의省略으로高速의 스케일링演算이可能하도록하였다.

提案된 알고리즘의 시뮬레이션에 의한 스케일링計算結果의 98%가誤差範圍 1.3以内에存在하였다. 또한 VLSI化를考慮하여同一한構造의演算모듈의配列로써 스케일링프로세서의構成이可能하도록하였다.

### Abstract

This paper describes the design of a vector-coordinate rotation processor and the approximate evaluations of sine and cosine based upon the use of residue number systems. The proposed algorithm results in a considerable improvement of computational speed as compared to the CORDIC algorithm. According to the results of computer simulation, the mean error of sine and cosine is 0.0025, and the mean error of coordinate rotation arithmetic is 0.65.

The proposed processor has the efficiency for the design and fabrication of integrated circuits, because it consists of an array of identical lookup tables.

### I. 序 論

最近, 컴퓨터 그래픽스의應用分野는 점점擴大되어가고 있으며, 특히 大規模 그래픽 데이터의 實時間處理 등에 있어서는 보다高速處理가 가능한專用 프로세서를 필요로하고 있다.

컴퓨터 그래픽에서 圖形은 점의 집합으로 표시되고, 2차원直角座標系에서 점의 위치는 두 정수(X, Y)에 의하여 결정된다. 실제 대부분의應用分野에서 X,

Y의 크기는 1024보다 작다. 컴퓨터 그래픽 디스플레이 데이터와 같이, 演算의 결과가整數이고整數의 범위가크지 않은경우에는 RNS를 이용하면효과적인演算回路의구성이 가능하다.

처음, RNS에 의한 연산 회로 구성에 관한 연구는 N. S. Szabo<sup>[6]</sup>등에 의하여 일반적인 디지털演算回路구성을 대상으로 행해졌다. 그러나 RNS에서整數의加,減, 乘算是 효율적이나, 除算과 實數演算過程이 어렵기 때문에 현재는 디지털 필터와 같은 특별한 분야에 제한적으로 이용되고 있다.<sup>[11]</sup>

本論文에서는 RNS를 이용하여 그래픽 데이터의高速스케일링프로세서를設計하기 위한 알고리즘을 제안한다.

컴퓨터 그래픽에서基本이 되는演算是圖形의位臵變換(translating), 스케일링(scaling), 回轉(ro-

\*正會員, 慶熙大學校 電子工學科

(Dept. of Elec. Eng., Kyunghee Univ.)

\*\*正會員, 漢陽大學校 電子工學科

(Dept. of Elec. Eng., Hanyang Univ.)

接受日字：1985年 9月 16日

tation) 이다. 位置變換은 整數 演算만을 필요로 하기 때문에 RNS에서 용이하게 실현될 수 있다. 그러나 스케일링과 回轉 變換은 整數와 實數의 乘算을 필요로 하므로 RNS를 이용한 기존의 알고리즘<sup>[1,2]</sup>으로는 演算回路의構成이 곤란하다.

本論文에서는 새로운 實數 스케일링 알고리즘을 提案하고, 이 알고리즘을 이용하므로서 RNS를 사용한 高速 스케일링 프로세서가 용이하게 設計될 수 있게 한다.

## II. 理論的 背景

### 1. 2 차원 그래픽의 演算

2 차원 그래픽에서 자주 사용되는 基本 變換은 位置變換, 스케일링, 回轉 變換이다.

位置變換의 基本式은

$$\begin{aligned} X' &= X \pm Dx \\ Y' &= Y \pm Dy \end{aligned} \quad (1)$$

로써 加, 減算만으로 용이하게 실현된다.

스케일링 變換의 基本式은

$$\begin{aligned} X' &= X \cdot Sx \\ Y' &= Y \cdot Sy \end{aligned} \quad (2)$$

로써 Sx, Sy가 實數일 경우 整數와 實數의 乘算이기 때문에 既存의 RNS 알고리즘으로는 어렵다.

回轉 變換의 基本式은

$$\begin{aligned} X' &= X \cdot \cos \theta + Y \cdot \sin \theta \\ Y' &= X \cdot \sin \theta + Y \cdot \cos \theta \end{aligned} \quad (3)$$

로써 (2)식과 같이 整數와 實數의 乘算과 加, 減算을 포함한다. (1), (2), (3)식에서 컴퓨터 그래픽의 가장 기본이 되는 演算은 整數의 加, 減算과 整數와 實數의 乘算 결과 중 整數部分만 취하는 (整數 ← 整數 × 實數) 演算인 것을 알 수 있다.

### 2. RNS를 이용한 既存 스케일링 方式

$m = (m_1, m_2, \dots, m_L)$  을 서로 素 (relatively prime integer) 的 集合이라 하면

$$M = \prod_{i=1}^L m_i \quad (4)$$

어떤 數, X 가  $[0, M-1]$  범위내의 整數이면

$$X = k_i \cdot m_i + x_i, \quad i = 1, 2, \dots, L \quad (5)$$

위 식에서  $x_i$  를 X의 i 차 유수 (residue) 라 하고  $|X|$   $m_i$  또는  $X \bmod m_i$  라 표시한다. 그러면 X는  $(x_1, x_2, \dots, x_L)$ 에 의하여 결정될 수 있다. 이것을  $X \equiv (x_1, x_2, \dots, x_L)$  과 같이 표시한다. RNS의 特徵은  $X \equiv (x_1, x_2, \dots, x_L)$ ,  $Y \equiv (y_1, y_2, \dots, y_L)$  이고  $Z = X \odot Y = (z_1, z_2, \dots, z_L)$  이라 하면  $z_i$  는  $z_i = |x_i \odot y_i| \bmod m_i$  로 된다(여기서  $\odot$  은 +, -,  $\times$  연산).

위식의 결과로써 각 모듈러스(modulus)의 演算은 서로 獨立의므로 캐리(carry) 情報가 필요없이 가능하기 때문에 모든 演算의 결과를 ROM이나 PAL에 기록(look up table)하는 방법에 의한 演算回路의 구성이 가능하다.

RNS에서의 既存 스케일링 方法은 다음과 같다.

X를 入力이라 하고 Y를 스케일링 결과, K를 스케일링 因數라 하면

$$Y = \left\lfloor \frac{X}{K} \right\rfloor \quad (5)$$

여기서  $\lfloor \circ \rfloor$ 은  $\circ$ 의 정수값을 의미한다. 위 식을 다시 쓰면

$$X = Y \cdot K + |X|_K \text{ 이므로}$$

$$Y = \frac{X - |X|_K}{K} \quad (6)$$

이다. K의 곱의 逆因數(multiplicative inverse),

$$| \frac{1}{K} | \text{ 를 다음과 같이 정의하면}$$

$$| K \cdot | \frac{1}{K} | \cdot m_i | \cdot m_i = 1 \quad (7)$$

Y의 i 차 유수(residue)  $Y_i$ 는

$$Y_i = |Y| \cdot m_i = | |X| - |X|_K \cdot m_i | \cdot m_i \cdot | \frac{1}{K} | \cdot m_i \cdot m_i \quad (8)$$

와 같이 구할 수 있다.

위 식에서  $| \frac{1}{K} |$  가 존재하여야만 Y를 구할 수 있음을 알 수 있다.

## III. 實數 스케일링의 高速化를 위한 알고리즘의 提案

圖形의縮小를 위해서는 實數 스케일링이 필요하다. RNS를 이용하여 實數 스케일링 演算이 가능하게 하기 위해서 다음과 같은 알고리즘을 제안한다.

實數 Y를 (9)식과 같이 표시하여 整數 Q, q, p에 의하여 그 값이 결정되도록 한다.

$$Y = Q + \frac{q}{p} \quad (9)$$

(Y : 實數, Q, q, p : 整數, q < p)

실수 Y를 2 진수로 표시하면

$$Y = \sum_{i=0}^n a_i \cdot 2^i + \sum_{i=1}^m a_{-i} \cdot 2^{-i} \quad (10)$$

임의의 정수 X와 실수 Y의 곱은

$$\begin{aligned} X \cdot Y &= X \cdot \left( \sum_{i=0}^n a_i \cdot 2^i + \sum_{i=1}^m a_{-i} \cdot 2^{-i} \right) \\ &= X \cdot Q + X \cdot q/p \end{aligned} \quad (11)$$

(11)식에서 첫째 항, X · Q는 整數와 整數의 곱이기 때문에 RNS에서 쉽게 구할 수 있다.

둘째항, X · q/p의 계산에 RNS 스케일링 演算을 이용하기 위하여 q/p를 다음과 같이 변형한다.

$$\begin{aligned} q/p &= \sum_{i=1}^m a_{-i} \cdot 2^{-i} \\ &= q_1/m_L + q_2/m_L^2 + \dots + q_N/m_L^N \end{aligned} \quad (12)$$

윗 식의 각 항은 RNS의 스케일링 알고리즘을 이용하여 계산할 수 있지만 스케일링 알고리즘에서 가장 문제가 되는 것은 MOD  $m_L$ 의 레지스터를 구하기 위하여 많은  $\lfloor \cdot \rfloor$  的 乘算과 減算을 필요로 하는 베이스 확장 알고리즘 (base extension algorithm)이 필요한 것이다.

베이스 확장 연산을 생략함으로써 高速의 스케일링 연산을 할 수 있다.

베이스 확장 演算을 생략할 수 있게 하기 위하여 (12)식에서  $m_L = 2^K$ ,  $m = N$  가 되도록 선택하면

$$\begin{aligned} q_1 &= 2^K \cdot \sum_{i=1}^K a_{-i} \cdot 2^{-i} = \sum_{i=1}^K a_{-i} \cdot 2^{K-i} = \sum_{i=1}^K a_{-i} \cdot 2^{K-i} \\ q_2 &= 2^{2K} \cdot \sum_{i=K+1}^{2K} a_{-i} \cdot 2^{-i} = \sum_{i=K+1}^{2K} a_{-i} \cdot 2^{2K-i} = \sum_{i=1}^{K} a_{-(K+i)} \cdot 2^{K-i} \\ &\vdots && \vdots \\ q_N &= 2^{NK} \cdot \sum_{i=N-K+1}^{NK} a_{-i} \cdot 2^{-i} = \sum_{i=N-K+1}^{NK} a_{-i} \cdot 2^{NK-i} \\ &= \sum_{i=1}^K a_{-(N-K+i)} \cdot 2^{K-i} \end{aligned} \quad (13)$$

으로 되어  $q_i$ 는  $q/p$ 를 2 진수로 표시한 것을 K bits 씩 분할한 값과 같다.

스케일링 프로세서를 파이프 라인 구조로 구성하기 위하여 (13)식을 이용하여 (11)식의  $X \cdot q/p$  항을 다음과 같이 변형한다.

$$\begin{aligned} X \cdot q/p &= X \cdot q_1 \cdot 1/m_L + X \cdot 1/m_L \cdot q_2 \cdot 1/m_L + \dots \\ &\quad + X \cdot 1/m_L^{K-1} \cdot q_N \cdot 1/m_L \\ &= \sum_{i=1}^N X \cdot 1/m_L^{i-1} \cdot q_i \cdot 1/m_L \end{aligned} \quad (14)$$

(14)식에서  $X \cdot 1/m_L^{i-1} \cdot q_i$ 를 먼저 계산하고  $1/m_L$ 을 곱하는 것은 LSD (least significant digit)의 손실에 의한 誤差를 줄이기 위한 것이다.

그림(1)은 (14)식을 계산하기 위한 回路構成圖이다.

그림(1)에서  $X \cdot 1/m_L^{i-1}$ 을 계산하기 위한 MOD  $m_L$ 의 Residue는 그림(2)에서와 같이 X를 K bits 씩 분할한 값,  $Rx_i$ 이므로  $Rx_i$ 를 계산하기 위한 베이스 확장 알고리즘의 실행이 생략된다.

$(X \cdot 1/m_L^{i-1} \cdot q_i) / m_L$ 을 계산하기 위한 MOD  $m_L$ 의 Residue는 그림(2)와 같이

$$|X \cdot 1/m_L^{i-1} \cdot q_i| / m_L = |Rx_i \cdot q_i| / m_L = Rq_i \quad (15)$$

로 되어 역시 베이스 확장 알고리즘이 필요없이 X의 2 진수 표현을 K bits 씩 분할한  $Rx_i$ 와  $q_i$ 의 곱으로부터 쉽게 구할 수 있다.

#### IV. 回路構成

回路構成은 VLSI化에 용이하도록 각 演算 모듈의 獨立性, 演算 모듈의 規格화, 信號 흐름의 單純화를




그림 1. 파이프 라인 구성을 위한 블록 다이아그램

(a) 연산 모듈 (b) 블록 다이아그램

Fig. 1. Block diagram for pipe-line processing.  
(a) Arithmetic module. (b) Block diagram.




그림 2.  $K = 4$  인 경우  $Rx_i$ 와  $Rq_i$

Fig. 2.  $Rx_i$  and  $Rq_i$  in the case of  $K=4$ .

고려하였다. (14)식은  $\sum$  연산과, 연산식 중에  $1/m_L$ ,  $1/m_L^2$ , ...,  $1/m_L^N$ 을 순차적으로 필요로 하기 때문에 N 단위의 파이프 라인 방식의 回路構成에 적당하다.

全體 回路構成은 그림(3)과 같다. 그림(3)의 回路에서 배 커리 펄스마다 1회씩 연속되는 그래픽 데이터의 스케일링 연산이 실행되어 高速演算이 가능하다.

그림(3)의 回路는並列處理와 파이프라인 처리에 적합하고同一한構造의演算모듈은 ROM이나 PAL 등에 의하여 規則的이고組織的인設計가 가능하다.

#### V. 誤差解析

RNS의 스케일링은 연산 결과에서 정수만을 취하기 때문에 다음과 같은 誤差를 포함하게 된다.

(14)식의 각 항의 계산 과정은

$$\begin{aligned} X \cdot q_i \cdot \frac{1}{m_L} &= \left( \frac{X \cdot q_i - R_i}{m_L} + \frac{R_i}{m_L} \right) \\ &= \left[ \frac{X \cdot q_i}{m_L} \right] m_L + \frac{R_i}{m_L} \end{aligned} \quad (16)$$

위 식에서  $\lceil \cdot \rceil$ 는  $\cdot$  계산 결과의 整數部分이고  $R_i < m_L$  이다.




그림 3. 스케일링 프로세서의 구성

Fig. 3. Configuration of scaling processor.

$$\begin{aligned} X \cdot \frac{1}{m_1} \cdot q_2 \cdot \frac{1}{m_2} &= \left( \frac{X - Rx_1}{m_1} + \frac{Rx_1}{m_1} \right) \cdot q_2 \cdot \frac{1}{m_2} \\ &= \left( \left| \frac{X}{m_1} \right| \cdot q_2 + \frac{Rx_1 \cdot q_2}{m_1} \right) \cdot \frac{1}{m_2} \\ &= \left| \frac{X \cdot q_2}{m_1^2} \right| + \frac{R_2}{m_1} + \frac{Rx_1 \cdot q_2}{m_1^2} \quad (17) \end{aligned}$$

(17)식에서

$$\left| \frac{X \cdot q_2}{m_1^2} \right| = \left| \left| \frac{X}{m_1} \right| \cdot q_2 + \frac{1}{m_1} \right|$$

이다.

그림(3)의 스케일링 프로세서를 N단의 파이프 라인으로 구성한 경우, 웃 연산 과정을 일반화하면 i번째 항은

$$X \cdot \frac{1}{m_i^{i-1}} \cdot q_i \cdot \frac{1}{m_i} = |X \cdot (1/m_i^i) \cdot q_i| + \frac{R_i}{m_i} + \sum_{j=1}^{i-1} Rx_j \cdot q_i / m_i^{i+1-j} \quad (18)$$

RNS에서의 계산 결과는  $| \circ |$ 이기 때문에

$$\begin{aligned} |X \cdot q/p| &= \left( \left| \frac{X \cdot q_1}{m_1} \right| + \left| \frac{X \cdot q_2}{m_1^2} \right| + \dots \right. \\ &\quad \left. + \left| \frac{X \cdot q_N}{m_1^N} \right| \right) \quad (19) \end{aligned}$$

그러면 흑差  $\epsilon$ 는

$$\epsilon = X \cdot q/p - |X \cdot q/p| \quad (20)$$

이 된다.

(20)식에 (18)식의 결과를 대입하면

$$\epsilon = \frac{R_1}{m_1} + \sum_{i=2}^N \left( \frac{R_i}{m_i} + \sum_{j=1}^{i-1} Rx_j \cdot q_i \cdot (1/m_i^{i+1-j}) \right) \quad (21)$$

위 식에서 흑差는 演算回路를 파이프 라인으로 구성하는 경우, 파이프 라인 단수, N이 증가할 수록 커진다. (21)식에서  $R_i < m_i$ 이고  $\sum_{j=1}^{i-1} Rx_j \cdot q_i \cdot (1/m_i^{i+1-j}) < 1$ 이기 때문에 최대 흑差  $\epsilon_{\max}$ 는  $\epsilon_{\max} < 2N$ 이 된다.

흑差를 줄이기 위하여 (18)식을 다음과 같이 변형한다.

$$\begin{aligned} X \cdot 1/m_L^{L-1} \cdot q_L \cdot 1/m_L &= [X \cdot (1/m_L^L) \cdot q_L + \delta_L] - \delta_L + \frac{R_L}{m_L} + \sum_{j=1}^{L-1} Rx_j \cdot q_L \cdot \\ &\quad q_L / m_L^{L+1-j} \quad (22) \end{aligned}$$

$$\text{여기서 } \delta_L = \begin{cases} 0 & \text{if } R_L < R_T \\ 1 & \text{if } R_L \geq R_T \end{cases}$$

( $R_T$ 는 0에서  $m_L$  사이의 整數로써 흑差가 最小가 되도록 선택함).

그러면 (21)식은

$$\epsilon_T = \frac{R_L}{m_L} - \delta_L + \sum_{i=2}^N \left( \frac{R_i}{m_i} - \delta_i + \sum_{j=1}^{i-1} Rx_j \cdot q_i \cdot (1/m_i^{i+1-j}) \right) \quad (23)$$

과 같이 된다.

(23)식의 오차  $\epsilon_T$ 를 最小로 하는  $R_T$ 를 VI에서와 같이 시뮬레이션에 의하여 구하면 오차  $\epsilon_T$ 를 최소로 할 수 있다.

## VI. 시뮬레이션 결과 및 고찰

그림(3)의 스케일링 프로세서의 理論的妥當性과 흑差 解析을 위하여 세안된 알고리즘을 디지털 컴퓨터를 사용하여 시뮬레이션하였다.

그림(3)의 각 演算 모듈은 서브루틴(subroutine)으로 作成하였다. 실제 시뮬레이션에 適用한 데이터는 그래픽 디스플레이 데이터의 범위가 대부분 1024보다 작기 때문에 0~1023 범위의 데이터를 0.0에서 1.0 사이의 實數 스케일링 係數에 의하여 스케일링 하였다.

흑差를 最小로 하는  $R_T$ 를 구하기 위한 시뮬레이션 예는  $m_1 = 11$ ,  $m_2 = 13$ ,  $m_3 = 15$ 이고  $m_4 = 16$ 인 경우 實數 스케일링 係數를 0.0부터 1.0까지 0.1234 씩 증가시키고 각각의 스케일링 係數에 0에서 1023까지 整數를 3 씩 증가시키면서 計算結果를 구하고 흑差를 最小로 하는  $R_T$ 를 구하였다.

흑差를 最小로 하는  $R_T$ 를 구하기 위하여  $m_L = 16$ 인 경우,  $R_T$ 에 따라 計算結果의 98%를 포함하는 흑差의範圍(그림(4-a)),  $R_T$ 에 따른 平均誤差(그림(4-b))와  $R_T$ 에 따른 最大誤差(그림(4-c))를 그림(4)와 같이 그래프로 表示하였다.

그結果  $R_T = 4$  일때 計算結果의 98%를 포함하는 흑差의範圍가 1.30, 흑差의 平均은 0.434이고 最大誤差는 1.83으로서 대부분의 스케일링 演算의 흑差가 1.30내에 存在하여 흑差가 最小가 되었다.




(a)  $R_T$ 에 따른 계산 결과의 98%를 포함하는 오차의 범위.(a) The range of error including 98% of computing results with  $R_T$ .(b)  $R_T$ 에 따른 오차의 평균(b) Mean of error with  $R_T$ .(c)  $R_T$ 에 따른 최대 오차(c) Maximum error with  $R_T$ .

그림 4.  $R_T$ 의 결정을 위한 시뮬레이션 결과  
 $m_1 = 11, m_2 = 13, m_3 = 15, m_4 = 16, N = 3$   
 $i = 0 \sim 1023 \quad \Delta i = 3$   
 $s = 0.003 \sim 1.333 \quad \Delta s = 0.1234$

Fig. 4. Simulation results for decision of  $R_T$ .

## VII. 結論

그래픽 데이터의 高速 스케일링 演算을 위해 RNS를 사용한 새로운 스케일링 演算回路를 제안하였다.

일반적으로 RNS에서는 제한된 數의 整數 스케일링만 가능한 것을 實數 스케일링이 가능하도록 하였다. 또한, 高速 演算을 위하여 RNS 스케일링에서 지금까지 필요로 하였던 베이스 확장 알고리즘을 생략할 수 있도록 하였다. 그結果, 演算回路를 パイプ 라인方式으로構成하여 매 클럭마다 1회씩 스케일링 演算이 可能하도록 하였다.

디지털 컴퓨터를 사용하여 시뮬레이션 한結果  $N=3$ 이고  $m_L=16$ 일때 計算結果의 98%가 1.3 以下의誤差範圍내에 포함되었고 平均誤差는 0.434이었다.

또한, 提案된 回路는 各 演算 모듈간의 獨立性이 크고, 規格化된 演算 모듈을 사용하여 VLSI化가 용이하다.

提案된 回路에 制御回路를附加하여 일반적인 4 칙演算과 백터回轉演算을 실행할 수 있도록 하여 컴퓨터 그래픽分野뿐만 아니라 다른 디지털信號處理分野에 사용할 수 있는高速演算回路를構成하는 것은 필요한課題라고 생각된다.

## 参考文献

- [1] G.A. Jullien, "Residue Number Scaling and Other Operations Using ROM Array," *IEEE Trans. Comput.*, vol. c-27, no. 4, pp. 325-336, Apr. 1978.
- [2] F.J. Taylor, "A VLSI Residue Arithmetic Multiplier," *IEEE Trans. Comput.*, vol. c-31, no. 6, Jun. 1982.
- [3] K.H. O'keefe, "A Note on Fast Base Extension for Residue Number Systems with Three Moduli," *IEEE Trans. Comput.*, pp. 1132-1133, Nov. 1975.
- [4] K.H. O'keefe and J.L. Wright, "Remarks on Base Extension for Modular Arithmetic," *IEEE Trans. Comput.*, vol. c-22, pp. 833-835, Sept. 1973.
- [5] C.C. Guest, M.M. Mirsalethi and T.K. Gaylord, "Residue Number System Truth-table Look-Up Processing-Moduli Selection and Logical Minimization," *IEEE Trans. Comput.*, vol. c-33, no. 10, pp. 927-931, Oct. 1984.
- [6] N.S. Szabo and R.I. Tanaka, *Residue Arithmetic and Its Applications to Computer Technology*, New York: McGraw-

- Hill, 1967.
- [7] E. Kinoshita, H. Kosako and Yojima, "Floating-point Arithmetic Algorithms in the Symmetric Residue Number System," *IEEE Trans. Comput.*, vol. c-23, pp. 9-20, Jan. 1974.
- [8] J.D. Foley and A. Van Dam, *Fundamentals of Interactive Computer Graphics*, Addison-Wesley, 1982.
- [9] C.A. Papachristou, "Direct Implementation of Discrete and Residue-Based Functions via Optimal Encoding: A Programmable Array Logic Approach," *IEEE Trans. Comput.*, vol. c-32, no. 10, pp. 961-968, Oct. 1983.
- [10] M.A. Soderstrand and C. Vernia, "A High-Speed Low-Cost Modulo  $p_i$  Multiplier with RNS Arithmetic Applications," *Proc. IEEE*, vol. 68, pp. 527-532, Apr. 1980.
- [11] W.K. Jenkins and B.J. Leon, "The Use of Residue Number Systems in the Design of Finite Impulse Response Digital Filter," *IEEE Trans. Circuits and Syst.*, vol. CAS-24, no. 4, pp. 191-201, Apr. 1977.
- [12] Thu Van Vu, "Efficient Implementations of the Chinese Remainder Theorem for Sign Detection and Residue Decoding," *IEEE Trans. Comput.*, vol. c-34, no. 7, Jul. 1985.