

論文  
35~2~1

# μPD 7720을 이용한 32채널용 MFC 디지털 수신기의 설계 및 구현

## Design and Implementation of 32CH. MFC Digital Receiver using μPD 7720 Digital Signal Processor

柳根浩\* · 許旭烈\*\* · 金甲一\*\*\* · 洪顯夏\*\*\*\*  
(Keun-Ho Ryoo · Uk-Youl Huh · Kab-Il Kim · Hyun-Ha Hong)

### Abstract

Hardware implementation of a 32-channel MFC digital receiver has not been easy and simple, because it requires real time processing of PCM data. In this paper, we introduce a method of designing an MFC digital receiver compactly by the channel distribution method.

We have implemented the MFC digital receiver to process many channels by distributing channels of the TDM input data directly to the commercial digital signal processor chips (NEC μPD 7720), and by carrying out the modified Goertzel Algorithm.


The design of low cost, reliable, high speed, and compact MFC receiver will be shown.

### 1. 서론

반도체 및 컴퓨터 기술의 발달에 따라 디지털 전자교환기도 점차 경제성을 가지게 되었으며 음성 이외의 영상 및 데이터 신호등에도 다양한 서어비스 기능을 제공할 수 있다는 장점과 함께 점차 수요자 증가하고 있다.” 대략적인 전자교환기의 블록도는 그림 1과 같다.

이러한 전자교환기의 국간중계에는 제어 및 다이알/DTMF 정보의 전송등에 사용되어지는 신호 시스템이 있다.

이러한 시스템에서 채택하고 있는 신호방식은 CCITT R2 MFC (Multi Frequency Compelled).



※ 본 연구과제의 설계 제작 목록

그림 1. R2 MFC Receiver를 포함한 구성도  
Fig. 1. Block diagram of ESS including R2 MFC receiver.

\* 正 會 員 : 陸軍士官學校 電子工學科 教授 · 工博  
\*\* 正 會 員 : 仁荷大 工大 電氣工學科 助教授 · 工博  
\*\*\* 正 會 員 : 陸軍士官學校 電子工學科 專任講師  
\*\*\*\* 正 會 員 : 韓國電子通信研究所 研究員  
接受日字 : 1985年 4月 12日

CCITT R1 및 CCITT NO.5 등이 있다. 1968년 CCITT 에서 권고한 R2 신호방식은 유럽지역을 중심으로 많이 사용되고 있으며, 우리나라도 이방식을 채택하고 있다. R2 MFC 신호방식은 연속확인형으로 전송되므로 비연속 확인형인 R1 및 NO. 5 방식보다 신뢰도가 높은 진보된 신호방식이다.

R2 MFC 신호방식은 표1과 같이 전진(forward) 신호그룹과 후진(backward) 신호그룹으로 이루어지며 각 신호그룹은 6 개의 신호중 2 개가 정보를 포함하는 2-out of-6 방식으로 이루어져 있다.<sup>2</sup>

일반적으로 MFC 신호를 검출하는 방법은 디지털 필터링<sup>3,4</sup> DFT (Discrete Fourier Transform) 및 기타 방법<sup>6,7,8</sup>이 있으며 구현방법도 다양하다.

표 1. MFC 주파수

Table 1. MFC frequency

Forward Frequency (Hz)	1380	1500	1620	1740	1860	1980
Backward Frequency (Hz)	1140	1020	900	780	660	540

디지털 필터링방법은 DFT 방법보다 주파수 응답 특성을 좋게할 수 있는 반면에 하드웨어 및 소프트웨어가 복잡하여 구현하기에 불리하다. DFT 방법 중 주파수 영역의 여러 점에서 주파수 스펙트럼 정보를 구할 때는 FFT 방법이 효율적이나, MFC 신호 검출에서는 6 개 주파수의 有, 無 판별만 하면 되므로 1 점 DFT 방법인 Goertzel 알고리즘<sup>11</sup>을 사용하면, 연산수를 줄일 수 있고 하드웨어의 복잡성도 감소시킬 수 있다.

MFC수신기를 구현하는 방법은 마이크로 프로세서를 사용하는 방법과 DSP Chip을 사용하는 방법들이 발표되었다. Bit-slice 마이크로프로세서를 사용할<sup>9</sup> MFC 수신기는 하드웨어가 증가되어 가격이 비싸지고 신뢰도가 떨어진다. DSP 를 이용한 Tow와 Sachs<sup>10</sup>의 경우에는 디지털 필터링 방법을 이용하였으며 Bell Lap 전용의 DSP와 Intel 8748/8048을 사용하여 수신기를 설계하였다. DSP는 여러 종류가 있으나,<sup>12</sup> NEC의  $\mu$ PD 7720이 속도도 빠르며, I/O이 편리하고, 개발도구도 다양하므로 MFC 수신기 구현에 적합하다.

그러므로 본 논문에서는  $\mu$ PD 7720을 이용하여 Goertzel 알고리즘을 구현하므로써 부피가 작고, 빠르며, 경제적이고, 신뢰도가 높은 MFC 수신기를 개발하였다.

## 2. MFC 수신기의 원리

32채널 분의  $\mu(=255)$ law로 압축된 PCM 정보를 받아들여 실시간 처리 후, 어떠한 '신호' 인지를 판단하여 교환 시스템으로 '신호' 정보를 전달해 주는 MFC 수신기의 원리는 다음과 같다.

### 2.1 PCM 신호의 선형화

$\mu(=255)$ law로 압축된 PCM 데이터를 MFC 수신기에서 받아들이면, 원래의 선형 데이터로 변환시켜야 한다. 8 bit PCM code를 선형화 시키면 14 bit가 되며, 이 관계는 kaneko방정식<sup>13</sup>에서 나타난다. 여기서는 표2와 같은 coding표에 컴퓨터 시뮬레이션을 수행하여 선형화된 데이터를 구하였다. 선형화된 데이터의 갯수는 입력이 8 bit이므로 총 256개가 된다.<sup>14</sup>

표 2. Linear  $\leftrightarrow$  PCM 변환

Table 2. Conversion of linear to PCM, PCM to linear data.

y + 33	n	y + 33
1wxyzabcdefgh	111wxyz	1wxyz1000000
01wxyzabcdefg	110wxyz	01wxyz1000000
001wxyzabcdef	101wxyz	001wxyz1000000
0001wxyzabcde	100wxyz	0001wxyz100000
00001wxyzabcd	011wxyz	00001wxyz10000
000001wxyzabc	010wxyz	000001wxyz1000
0000001wxyzab	001wxyz	0000001wxyz100
00000001wxyza	000wxyz	00000001wxyz0

\* y : Linear data

n : 255 $\mu$ -law PCM data.

y : Linear data from 255 $\mu$ -law PCM data.

### 2.2 windowing

입력 PCM 신호를 선형화시킨 후에는 한정된 입력 신호에 의한 스펙트럼의 분산효과를 최대한으로 줄이기 위하여 windowing을 하여야 한다. 여기서는 main lobe의 주파수 폭은 크지만 Side lobe를 줄일 수 있고 계산이 간단한 hamming window<sup>16</sup>를 사용했다. window에 사용되어지는 계수는 식 (1)과 같으며 계수의 갯수는 입력의 갯수와 같다.

$$W(n) = 0.54 - 0.46 \cos \frac{2\pi}{N-1} n \quad 0 \leq n \leq N-1 \quad (1)$$

PCM 데이터의 샘플링 주파수는 8 kHz이므로 windowing의 duration time은  $\frac{N}{8K}$  [sec]이다. 여기서

MF 신호의 주파수 간격이 120Hz이므로 이론적으로 볼 때 N=67개 이상이면 windowing의 효과를 얻을 수 있다. 여기서는 windowing 계수의 값을 ROM에 기억시켜 look-up 표에 의해서 입력의 순서에 따라 곱해 주었다.

2.3 스펙트럼 해석

MF 신호의 해석에서와 같이 입력의 갯수는 많고 찾아야 할 주파수 성분의 갯수는 적은 (6개의 주파수의 스펙트럼값) 경우에는 FFT보다는 Goertzel 알고리즘(G. A.)을 사용하는 것이 유리하다. G. A.는 weighting 함수의 주기성을 직접 이용하는 것으로서 기억해야 할 계수의 갯수는 구하고자 하는 각 주파수 당 3개씩이다. G. A.의 구조는 2차 디지털 필터와 유사하며 그 흐름도는 그림2와 같다.




그림 2. GA의 흐름도  
Fig. 2. Flow graph of GA.

여기서

$$y_k(n) = x(n) + C_1 y_k(n-1) - y_k(n-2) \quad (2)$$

단,  $C_1 = 2 \cdot \cos \frac{2\pi k}{N}$ ,  $n=0, \dots, N-1$   
 $k=1, \dots, M$

와 같이 나타내지는 데 계수  $C_1$ 의 절대값이 1보다 크게될 경우, 고정 소숫점 연산에서  $C_1$ 을 나타낼 때 overflow가 생기므로 식 (2)를 식 (3)과 같이 바꾸어서 고정 소숫점 연산을 DSP chip에서 행할 수 있게 하였다.<sup>12)</sup>

$$y_k(n) = x(n) + y_k(n-1) + (C_1 - 1)y_k(n-1) - y_k(n-2) \quad (3)$$

그리고 재환되어지는 pole부분은 입력갯수 만큼 누적되어 계산이 수행되므로  $y_k(n)$  값이 overflow 될 수 있다. 그러므로 overflow 방지 루틴을 넣어서, 고정 소숫점 연산에서  $y_k(n)$  값이 1보다 커질 경우에는 1로 보고 계산을 하도록 하였다. pole부분의 계산이 끝나게 되면 zero부분의 계산을 행한다. zero부분은

$$X_k = y_k(n) - W_k^k \cdot y_k(n-1) \quad (4)$$

$$\begin{cases} W_N^k = e^{-jk\Omega T} \\ \Omega = 2\pi/NT \end{cases}$$

에 의해서 구해지며 실수부와 허수부가 계산되어지면 전력 스펙트럼을 식 (5)와 같이 구하게 된다.

$$PK = \sqrt{Re(X_k)^2 + Im(X_k)^2} \quad (5)$$

그런데 이 방법은 DSP chip으로 구현할 때 많은 시간이 걸리게 되므로 실제로는

$$P_k = |\max| + 0.25 |\min| \quad (6)$$

( $|\max|$ 은  $Re(X_k)$ 와  $Im(X_k)$ 중 큰 값  
 $|\min|$ 은  $Re(X_k)$ 와  $Im(X_k)$ 중 작은 값

에 의해서 고정 소숫점 연산인 경우에 상당히 간단하게 스펙트럼 값을 구할 수 있다. (두 식의 성능차이는 참고문헌17참조)

2.4 판정

G. A.에 의해서 6개의 MFC 주파수에 대한 스펙트럼 값을 구한 다음에 스펙트럼 값이 정보를 포함하고 있는가 혹은 타당한가에 대한 판정을 하여야 한다. 이러한 판정은 시스템의 특성과 CCITT의 권고사항을 고려하여 결정하였으며 다음과 같이 3가지 요소에 대하여 판정하였다.

- total power :  $P_t$

$$P_t = \sum_{i=1}^6 P_i > D_1 \quad (7)$$

- S/N비 : S/N (Signal to Noise Ratio)

$$S/N = \frac{P_{max} + P_{n\ max}}{P_t - (P_{max} + P_{n\ max})} = \frac{P_s}{P_t - P_s} > D_2 \quad (8)$$

- twist :  $\Delta P$

$$\Delta P = P_{max} - P_{n\ max} < D_3 \quad (9)$$

- $P_{max}$  : 최대 전력을 갖는 주파수 스펙트럼
- $P_i$  : 각 MFC 주파수에서의 power
- $P_{n\ max}$  : 2 번째로 큰 power를 갖는 주파수 스펙트럼 값
- $P_s = P_{max} + P_{n\ max}$  : 정보를 포함하는 주파수 스펙트럼 값

2.5 High-Level시뮬레이션

MF 수신기에서 받아 들이는 PCM 입력 데이터를, 식 (10)으로 표현되는 선형 데이터로부터  $\mu(=255)$  law를 이용하여 생성하였다.

$$X(n) = A (\sin 2\pi f_1 (n-0.5) \cdot T + \sin 2\pi f_2 (n-0.5) \cdot T) \quad (10)$$

- $A = -11.5\text{dBm}$  (표준 입력 level)
- $T = 1/8000[\text{sec}]$  (샘플링 시간)
- $1 \leq n \leq N$ ,  $N =$  입력 갯수
- $f$ : 전진 또는 후진 주파수

생성된 PCM 데이터를 look-up 표에 의해 다시 선형 데이터로 바꾼다음(표 2 참조), Hamming window 계수를 선형 데이터와 곱하여 주었다. 선형화 및 windowing 된 입력 데이터의 갯수를 바꾸어 가면서, G. A. 을 수행해서 최적 입력 데이터의 갯수 (N)를 정하였다. 즉 시뮬레이션 결과 N=133개만 되면 판정계수  $D_1, D_2, D_3$ 에 의해 신호관정이 가능하였다. 그리고 CCITT 권고사항을 충족시키기 위해서 잡음의 영향, 주파수 편이, 전체적인 입력 level의 변동, 두 주파수간의 입력 level의 변동등에 대하여 검토한 후 판정계수를 다시 설정하였다. 그 결과 결정된 판정계수는  $D_1 = -14\text{dB}, D_2 = 4.7\text{dB}, D_3 = -10\text{dB}$  이다. (그림 8,9,10 참조).

### 3. MFC 수신기의 설계

#### 3.1 Machine level 시뮬레이션 및 에뮬레이션

실제 하드웨어를 구현하기 전에, CP/M machine 에서 7720 cross Assembler 및 시뮬레이터를 사용하여 어셈블리 언어로 프로그램을 작성하였다. CP/M machine에서 작성된 프로그램을 에뮬레이터인 EVAKIT로 에뮬레이션 한 결과, high level 시뮬레이션 결과로 얻은 판정계수에 의한 판정 알고리즘을 모두 만족하였다. (그림 8,9,10 참조)

#### 3.2 채널 데이터의 분배




그림 3. Channel data의 분배  
Fig.3. Distribution of channel data.

PCM 데이터는 32 채널분이 1 frame이 되어서 ch1, ch2, ...와 같은 순서로 2.048MHz의 속도로 계속 codec으로 부터 들어오므로 이 데이터를 32 채널로 분배하여야 한다. 여기서는 각각의  $\mu\text{PD 7720}$ 에서 8 채널씩 받아들이게 하여 전부 4 개의 그룹으로 나누어 주고 각 그룹은 전진 및 후진 신호에 대한 계수를 가져야 하므로 2 개의  $\mu\text{PD 7720}$ 으로 이루어져서 총 8 개의 7720이 소요되며 데이터를 분배하는 데에는 decoder를 사용하였다. (그림 2 참조)

#### 3.3 하드웨어 설계

에뮬레이션에 의해 실시간 처리가 끝난 프로그램과 여러가지 계수들을 EPROM 형태인  $\mu\text{PD 77P20}$ 에 넣어서 실제 board를 제작하였다. (그림 6 참조) Input DSP의 데이터 ROM 속에 PCM 데이터를 133개 넣어두고 32번씩 같은 데이터를 내보내 주면, 디코더에 의해서 8 개의 같은 PCM 데이터가 채널 별로 분리되므로 32채널에 대한 신호 검출이 가능하다. 77P20에서 사용한 I/O port 은 전부 serial I/O port 만 사용하였고 디코더에 의해서 채널 별로 분리된 데이터를 77P20에서 받으면 1chip 내부에서 선형화, windowing, G. A., 판정 및 데이터 규격화를 수행한 후 출력 단으로 내보내준다. 총 프로그램 step 수는 216개이며 데이터 ROM에 저장된 데이터의 갯수는 총 412개이다. (선형화 : 256개, windowing : 133개, G. A. : 18개, 판정 : 3 개, 전진과 후진 구별에 1 개, 채널 그룹 구별에 1 개). (그림 6)의 전체 블록도에서, 입력 77P20으로부터 32채널분의 데이터가 133개 연속으로 들어올 때 decoder LS 139에 의해 첫번째 그룹에는  $\text{CH}_0, \text{CH}_4, \dots, \text{CH}_{28}$ , 두번째 그룹에는  $\text{CH}_1, \text{CH}_5, \dots, \text{CH}_{29}$ , 세번째 그룹에는  $\text{CH}_2, \text{CH}_6, \text{CH}_{30}, \dots$  네번째 그룹에는  $\text{CH}_3, \text{CH}_7, \dots, \text{CH}_{31}$ 과 같이 분배된다. 채널 분배로 인하여 어떤 그룹이라 해도 다음 입력을 받기까지 약  $15.6\mu\text{s}$  정도의 시간이 소요되므로 PCM 입력 데이터의 선형화, windowing, G. A. 의 pole 부분 수행 시간이  $15.6\mu\text{s}$  이내에 이루어지도록 어셈블리 프로그램을 작성하였다.<sup>13)</sup> 133개의 입력데이터에 대하여 G. A. 의 pole부분을 수행한 후, G. A. 의 zero부분과 전력 스펙트럼을 계산하여, 주파수별 채널별로  $\mu\text{PD 7720}$ 의 RAM에 그림 3과 같이 저장하였다.

RAM에 저장되어 있는 전력 스펙트럼에 대하여 판정계수에 의한 신호 판정 후에 EVAKIT으로 보내어 입력 77P20에서 보내준 R2 MFC 신호가 제대로 검출되었는지 조사하였다. 전체적인 흐름도, 블

채널	φ		4		28			
	DPH	DPL	φ	1	2	3	E	F
φ			$P_{f1}$				$P_{f1}$	
1			$P_{f2}$		$P_{f2}$		$P_{f2}$	
2			$P_{f3}$		$P_{f3}$		$P_{f3}$	
3			$P_{f4}$		$P_{f4}$		$P_{f4}$	
4			$P_{f5}$		$P_{f5}$		$P_{f5}$	
5			$P_{f6}$		$P_{f6}$		$P_{f6}$	
6								
7								

그림 4. 7720 RAM의 사용  
Fig.4. Usage of 7720 RAM.




그림 5. 전체 Software 흐름도  
Fig.5. Overall flow chart.

력도, 타이밍도는 그림 4, 그림 5, 그림 6과 같다.  
제작된 수신기의 하드웨어 테스트 방법은 아래와 같은 순서로 하였다.

1. EVAKIT 을 'GB' 명령으로 동작시킨다.
2. SW2를 이용 8 개의 77P20을 enable시킨다.
3. SW1을 이용 입력 77P20을 enable시킨다.
4. EVAKIT 에 '\*'가 나오면 EVAKIT의 데이




그림 6. 전체 block diagram.  
Fig. 6. Overall block diagram.

타 RAM을 조사하여 입력 신호와 비교 검토한다.

#### 4. 결과 및 검토

실제 수신기를 제작하여 실험을 한 결과 정보를 포함하는 주파수와 정보를 포함하지 않는 주파수 사이에 약 15dB의 전력 차이를 보여주었다. 총 전력, 신호대잡음비, twist에 대한 실험 결과는 그림 8, 그림 9, 그림10에 각각 나타내었다. 각각의 그림에서 실험 결과는 truncation 오차로 인해 시뮬레이션 결과와 오차가 발생하였지만, 판정계수에 의한 판정 조건을 모두 만족하였다.




그림 7. 전체 블록도의 타이밍도  
Fig.7. Timing diagram of overall block diagram.




그림 8. 각 주파수별 total power.  
Fig.8. Total power of MFC frequency component.

timing은 133개의 데이터를 모두 받아들이는 데 약 16.6msec 걸리고, 7720에서 수행되는 시간이 약 2000instruction cycle이 걸리므로  $2000 \times 250nsec = 500\mu sec$  정도 걸리는 것을 알 수 있었다.

또 8개의 7720에서 데이터를 출력하는 시간은




그림 9. 각 주파수별 S/N비 ( $P_s/P_t - P_s$ )  
Fig.9. S/N ratio of MFC frequency component.

최대로 시간이 소요되는 직렬 I/O 인 경우에 (16bit 데이터를 각각 8개씩) 약 0.5msec 걸리므로 총 소요시간은 약 17.6msec 정도임을 알 수 있다.

이것은 CCITT에서 요구하는 R2 MFC 수신기의 규격을 충분히 만족함을 알 수 있다. 표3, 표4, 표5에 자세한 소요시간을 보였다.

표 3. Data 입력시간

Table3. Data input time.

	시 간
1 bit data	488nsec. (2.048 MHz)
8 bit data	488×8=3,904 n sec.
133개 data/ch.	3,904×133=519, 232n sec.
32 channel	519, 232×32=16.6msec.

표 4. Data 출력시간

Table4. Data output time.

	시 간
1 bit data	488nsec. (2,048 MHz)
16 bit data	488×16=7,808 nsec.
8 개 / chip	7,808×8=62.5μsec.
8 chip	62.5×8=500 μsec.

표 5. 총소요 시간

Table5. Total time.

data 입력시간	16.6 msec.
내부 processing시간	0,5 msec.
data 출력시간	0,5 msec.
총소요 시간	17.6 msec.
CCITT 요구사항	70~80 msec.




그림10. 각 주파수별 Twist.

Fig.10. Twist of MFC frequency component.

### 5. 결 론

본 연구에서는 전 전자식 교환기의 32채널용 MFC 수신기를 설계 제작하였다. 입력 데이터의 갯수, 잡음, 주파수 편이, 입력레벨 변동, twist 등에 대하

여 컴퓨터 시뮬레이션을 수행하여 관정계수  $D_1 = -14dB$ ,  $D_2 = 4.7dB$ ,  $D_3 = -10dB$ 을 결정하였다.

DSP chip으로는 μPD 7720을 사용했으며 수신기를 구현하기 전에 EPROM writer의 기능을 갖는 EVAKIT에 의해 에뮬레이션을 수행하였다.

제작된 수신기는 8개의 μPD 7720과 4개의 TTL chip을 사용하여 보드 1장에 구성하였다. 기존의 수신기<sup>9)</sup>와 비교할때 대략 크기, 전력소모, 가격에서 각각 75%, 83%, 66%의 절감을 가져왔다. 또 32채널의 모든 계산이 17.6msec 이내에 완료되므로 속도에 있어서도 성능의 향상을 가져와, 약 2-3번 더 테스트하여 수신기의 신호판정의 신뢰도를 향상시킬 수 있다.

앞으로 연구해야할 과제는 DTMF 신호와 MFC 신호를 동시에 처리할 수 있는 겸용 수신기의 개발에 관한 것이다.

\*본 논문은 한국전자통신연구소의 연구비 지원에 의하여 이루어졌음을 알리며 감사드립니다.

### 참고문헌

- 1) Sam G. Pitroda, "Telephones go digital", IEEE spectrum, pp.51-60, Oct., 1979.
- 2) CCITT recommendations, Orange Books, vol. VI, ITU, Geneva, 350-368.
- 3) F.G. Braun, "Nonrecursive digital filters for detecting multi-frequency code signals", IEEE Trans., acoustics, speech, and signal processing, vol. ASSP-23, pp.250-256, June, 1975.
- 4) R.C. Agarwal, R. Sudhakar, and B.P. Agrawal, "Multiplierless implementations of MF/DTMF receivers", IEEE Trans. on Communications, vol. COM-32, No. 7, July 1984, pp.839-847.
- 5) I. Koval and G. Gara, "Digital MF receiver using DFT", IEEE Trans. on COM, vol. 21, Dec. 1973, pp.1331-1335.
- 6) C.R. Baugh, "Design and Performance of a digital multifrequency receiver", IEEE Trans. on Communication, June, 1977, pp.608-615.
- 7) M.J. Callahan, JR., "Integrated DTMF receiver", IEEE Trans. on Communications, vol. COM-27, No. 2, Feb., 1979, pp.343-348.
- 8) T.A.C.M. Claasen and J.B.H. Peek, "A

digital receiver for tone deflection applications”, IEEE Trans. on Communications, vol. COM-24, No. 12, Dec., 1976. pp.1291-1300.

9) 오덕길, 김진태, 박항구, “MF 디지털 수신기의 설계에 관한 고찰”, 전자공학회지 제21권 제6호 11월, 1984년 pp.27~33.

10) J. Tow and N. Sachs, “A DSP implementation of digital tone receiver”; IEEE International Communication Symposium, June, 1981.

11) A. Oppenheim & R. Schafer, Digital Signal Processing P-H, 1975.

12) 유근호외, “전 전자식 교환기의 32CH. 용 MFC 수신기의 개발에 관한 연구”, 한국전기통신연구소, 84년 8월

13) H. Kaneko, “A unified formulation of segment companding laws and synthesis of CODECS and digital companders”, BSTJ, p.1555, Sep., 1970.

14) Michel villeret, et. al., “A new digital technique for implementation of any continuous PCM companding law”, IEEE, Conf. of COM, vol. 1, pp.406-411, June, 1973.

15) L. Rabiner & B. Gold, Theory and Application of Digital Signal Processing, P-H, 1975.

16) 유근호외, “DTHF 디지털 수신기의 시뮬레이션 및 성능평가”, 대한전자공학회지, 1984년 11월

17) C.R. Baugh, “Design and performance of a digital multifrequency receiver”, IEEE Trans. Comm, pp.608-615, June, 1977.

18) 유근호, “최근의 Digital Signal Processor에 대한 고찰”, 전기학회지, 제33권, 제9호, 1984년 9월 pp. 14~23