


256KBit 時代의 展望



技術 調査 室

Scaling 즉, 미세가공기술은 DRAM 고밀도화에는 필수기술이며 Memory Cell의 구조변혁과 함께 앞으로도 중요 과제로서 Submicron 가공의 도전이 전개되어 나가게 될 것이다. 256K DRAM은 이 점에서 VLSI를 향한 시금석이며 가공기술면 및 Scaling 등 갖가지 측면에 대응한 설계기술면의 개량 개선이 이룩한 산물이라고 할 수 있다.

1. 256K DRAM 登場의 背景

美國의 調査會社 Dataquest社의 調査에 따르면 과거 10年間 MOS DRAM의 소비는 Bit 數換算으로 年率 平均 2.2배가 증가되어 왔다. 不況期에 약간 변화를 보이긴하나 항상 이 정도의 伸張을 보여왔음은 Memory 消費量이 好·不況에 별로 영향을 받지 않는 특징이 있음을 말해주는 것이다.

이 Memory 消費의 伸張은 Memory를 사용하는 機器의 數量 增大와 함께 한 System當 사용되는 Memory의 Bit數 增大에도 기인한다. 10數年前에는 大型 Computer의 主記憶裝置도 64KB (K Byte) 혹은 256KB 정도였었는데 오늘날에는 Personal Computer의 경우도 64KB, 256KB가 標準 裝備로 되고 있다.


하나의 System에 사용되는 Memory의 Bit 數 增加에도 불구하고 System自體는 더욱 더 小形化되고 또한 價格引下 압력을 받고 있다. 따라서 Memory素子에 대한 요구는 ① 보다 더 많은 Bit數 ② 더욱 더 작은 體積 ③ 더욱 더 값싼 것으로 要約된다.

과거 10數年間 계속되어 오고 있는 이와 같은 요구에 따라 MOS DRAM은 오로지 大容量化가 追求되어 왔다. 그 속도는 3年에서 3年半사이에 容量은 4倍로 커져왔다. 동일 體積의 Package 속에 4倍가 큰 Bit數의 Chip을 담는 방법이야말로 前記 ① 보다 많은 Bit數 ② 보다 작은 體積 ③ 보다 싸게라는 세가지 요구를 실현하는 가장 뛰어난 해답이었기 때문이다.

2. 技術的인 問題

가. 微細化

DRAM의 大容量化는 1970年에 Intel社가 p-channel DRAM인 i-1103을 발표한 이래, 約10倍/5年の 비율로 Bit數 增大를 이루어 왔다. 그리고 1980年에는 256K DRAM이 빛을 보게 되



퍼스널 컴퓨터는 대당 사용량은 적으나 생산대수가 많아 압도적 시장이 되고 있다.

었다. 이 경향은 圖 1에서 볼 수 있지만 이와 같은 Memory 容量의 增大는 Memory Cell Size의 대폭적인 縮小를 통하여 달성된 것이다.




圖 1. Memory의 大容量化 推移

Memory Cell의 縮小의 경우 16K DRAM까지는 Memory Cell의 簡素化 및 Memory Cell 構造의 개선으로 小型化가 進行되어 왔다. 즉 i-1103時代의 3Tr形 Cell에서 4K Bit의 1Tr形 Cell에 이르러 Memory Cell은 最小 單位까지 簡略化되었다. 16K Bit에서는 2層構造 Cell

이 채택되므로써 Memory Cell은 約 $200\mu\text{m}$ 까지 縮小되었다. Memory Cell의 縮小 경향은 圖 2에 表示한 바와 같다.

64K Bit時代에 들어서면서 Scaling이라는 構想이 導入되어 加工精度 향상에 의한 Memory Cell縮小가 본격화되었다. 加工精度의 향상은 Memory Bit數의 增加에 따라 착실하게 進전되고 있으며 그 경향은 圖 3에 나타나있다. 즉 1K Bit時代에는 $8\mu\text{m}$ 前後의 치수 정도였던 것이 64K Bit에 이르러서는 $1\sim 2\mu\text{m}$ 까지 향상되었으며 256K Bit에 이르면 $1\sim 2\mu\text{m}$ 의 치수 정도가 이루어지고 있다.




圖 2. Memory Cell의 面積推移

여기에서 주목해야 할 것은 256K Bit 時代에 들어서서 縱方向치수와 橫方向치수, 정확하게

말하면 사용되고 있는 絶縁被膜의 膜厚와 Pattern 치수와의 比가 거의 1 : 1 이 되고 있다는 사실이다. 이는 종래의 加工技術, 예를 들면 Wet Etching 法은 더 이용할 수 없음을 뜻한다.




圖 3. Memory 容量과 加工精度

즉 Wet Etching 法은 化學反應을 통한 蝕刻이기 때문에 等方性 Etching 이며 이에 따라 縱方向으로 1μm 깊이의 Pattern 을 가공하려면 橫方向으로는 1~2μm 의 Pattern 굵어짐이나 가늘어짐이 발생, 즉 2μm 이하의 Pattern 加工時에 소멸되는 일이 생기게 된다. 그래서 실용적으로는 3μm 이상의 Pattern 이 아니면 사용할 수 없게 된다. 이에 따라 256K DRAM 에서는 縱方向만을 선택 Etching 할 수 있는 反應性 Patterning 에 의한 異方性 Etching 技術이 導入되었다. 이 加工技術은 가속된 Ion 으로 Etching 이진 행되므로 橫方向 Etching 은 전혀 없어 바라는 微細 Pattern 을 얻을 수 있으며 1μm Pattern 形成의 길이 열리게 되었다. 加工技術의 간단한 추이를 圖 4 에서 정리해 본다. 이렇게 해서 종래의 Memory Cell 構造改革을 통한 縮小에서 Scaling 에 의한 Memory Cell 의 縮小가 大容量化 手法의




圖 4

主流를 이루게 되었다.

그 一例로 圖 5 에 64K Bit DRAM과 256 K Bit DRAM의 Memory Cell 구성을 例示한다. 즉 2μm Rule 의 64K DRAM Cell 은 198μm² 인데 1.5μm Rule 의 256K DRAM 은 71.3μm² 으로 2.7배로 縮小되고 있음을 알 수 있다.

이 Scaling 法은 1M Bit 에도 적용되어 1980 年 後半에는 1μm 以下の 微細 Pattern 이 실현 될 것으로 예상된다.




圖 5. Scaling 에 依한 Memory Cell 縮小

나. 微細化에 따른 問題點 극복

한편 微細 Pattern 化 즉 Memory Cell 의 縮小는 256K DRAM 設計上 적지않은 問題로 드러나고 있다. 그 하나로 Memory Cell 容量部의 面積縮小에 따른 貯藏電荷 減小가 있다.

현재 쓰이고 있는 1Tr 形의 Memory Cell 은 容量에 貯藏된 電荷量을 微小信號로 變換하여 出力하고 있다. 그래서 貯藏容量이 減小되면 出力信號가 작아져서 回路動作의 雜音 여유를 줄이게 된다. 이 때문에 256K DRAM 설계에서는 이 貯藏容量 확보가 중요한 일이 된다. 이를 위하여 ① 100~300 Å 의 얇은 絶縁膜 使用, ② 高誘電膜의 開發, ③ 縱構造에 의한 容量部의 實効平面積 增大 등이 필요하게 되나 ① 의 方法이 가장 일반적으로 채택되고 있다. 그 밖의 것은 1M DRAM 以後의 技術로 개발이 이루어지고 있다. 또한 16K DRAM 時代에 발견된 α 粒子

에 의한 Soft Error 對策도 256K DRAM 設計上 重要 問題가 되고 있다. 이 α 粒子에 의한 Soft Error는 半導體 材料 中에 포함된 微量의 U, Th 등 放射性元素의 α 崩壞에 의해 放出되는 α 粒子가 半導體 基體 中에 突入하여 Silicon 結晶에 衝突, 그 Energy 損失로 電荷가 發生하는데 따라 생긴다. 즉 그 發生電荷로 Memory Cell이 誤動作된다. 이 對策으로는 貯藏容量을 크게 해야하며 一般적으로 50fF 以上의 容量이 必要한 것으로 알려져 있다. 256K DRAM에서는 安全動作과 對 α 線 強度로 이 値가 확보되고 있다. 한편 半導體 材料 中에 포함된 放射性 不純物을 제거하든가 또는 半導體 Chip을 高純度 物質로 감싸버리든가 하므로써 發生하는 α 粒子를 抑制하는 것도 有效하다. 그리고 256K DRAM에서는 從前 材料보다 한자리 이상의 高純度 材料가 개발되므로써 실용화의 길이 열리게 된 바 있다.




圖 6. Scaling에 의한 Soft Error의 영향

Scaling과 Soft Error의 관계를 圖 6에 간단히 表示한다. 즉 Package 材料 또는 Coating 材料의 高純度化를 통한 Soft Error 對策없이 는 α 線에 의한 Soft Error 障害 때문에 Memory Cell의 縮小가 制限을 받게 된다. 또한 Scaling에 의한 微細 Pattern化는 素子間의 相互 干涉을 강화시키므로 多種多樣한 雜音源을 더욱 크게 해버리는 問題를 發生시킨다. Scaling과 雜音과의 相關을 一例로 圖 7에 表示한다. 이에 따르면 縮小率에 비례하여 雜音이 增加됨을 알

수 있다.

이와 같은 雜音對策으로 256K DRAM에서는 3次元 Simulation을 활용, 이들 相互作用의 精密한 評價를 하여 그 雜音을 고려한 후 回路設計을 進行하는 手법이 쓰이고 있다. 또한 發生하는 雜音을 低減시키기 위하여 Word線의 分割에 의한 方法, Al 2層 配線이나 Silicide Gate에 의한 布線 Impedance를 작게하는 方法, Foredead Bit Line 구성에 의한 雜音 Cancel 등 回路的 개선이 256K DRAM에서는 이루어지고 있다. 이 결과 64K DRAM과 거의 같은 수준의 Soft Error 耐性이 256K DRAM에서 달성되었다. 이와 같은 Scaling에 의한 干涉 雜音對策은 1M級 DRAM 설계에서도 重要한 課題가 되고 있다.

마지막으로 Scaling 즉 微細加工技術은 DRAM 高密度化에는 必須技術이며 Memory Cell의 構造變革과 함께 앞으로 重要 課題로서 Sub-




圖 7. Scaling과 雜音과의 관계

micron加工에의 挑戰이 展開되어 나가게 될 것이다.

256K DRAM은 이 點에서 VLSI를 향한 試金石이며 加工技術面 및 Scaling 등 갖가지 側面에 대응한 設計技術面의 改良 改善이 이룩한 產物이라고 할 수 있다.

더우기 微細加工을 제한하는 것으로서 MOSFET의 物理的 限界가 자주 云謂된다. Channel長은 MOSFET의 能力을 決定하는 重要한 要素이며 짧을수록 좋으나 한편 短Channel 效

과에 의한 MOSFET의 限界値 低下, 耐壓劣化나 Hotelectron注入에 의한 限界値 變動 등 바람직스럽지 못한 효과도 많이 생기게 된다. 이것들에 대해서는 Light Dope接合에 의한 電界緩和, 또는 Channel Dope에 의한 限界値 制御, 그리고 Channel長을 끌라쓰는 등의 대책이 256 K DRAM에서 사용되고 있다. 앞으로 거둬질 短 Channel化에 대해서는 内部 電壓變換回路 (短 Channel Tr에는 제한된 電壓을 印加하기 위해 쓰인다) 등의 개선이 필요해질 것이다.

3. 市場展開

最近의 MOSDRAM市場을 보면 Memory를 쓰는 System의 多樣化가 눈에 띈다. 지난날 4 K, 16K 時代에는 DRAM을 쓰는 User는 汎用 Computer가 最大였으며 Mini Computer, 電子交換機로 이어지고 있었다. 그러나 현재의 最大 User는 Personal Computer로서 Mini Com-

puter가 그 뒤를 잇고 汎用 Computer 比率은 낮아지고 있다.

Personal Computer는 臺當 使用量은 적으나 生産臺數가 많아 壓倒的 市場이 되고 있다. Personal Computer用 市場에서 눈에 띄는 것은 System의 主記憶으로 쓰이는 Memory의 量과 CRT表示用 Buffer Memory의 量이 거의 같은가 逆轉하고 있다는 사실이다.

Memory素子の 大容量化와 System當 小容量化 關係를 해결하기 위하여 素子の 多Bit化가 요구되고 있다. 또한 작은 System에서는 大形汎用 System에서 별로 신경이 쓰이지 않던 Refresh制御도 배려해야 할 것이다. TV 처럼 새로운 용도가 나타나는 部門에 대해서는 종전의 Memory에는 없었던 機能도 필요해진다. 이러한 갖가지 要求에 대처하기 위하여 256K 時代에는 多樣化된 機種이 더욱 需要를 創出하게 될 것이다.

- 「엘리베이터」를 합리적으로 운행하자.
- 출발전에 경유지를 미리 파악하자.
- 대중교통수단을 이용하자.