

MC68000 μ P의 命令語디코오딩 機能에 관한 試驗알고리즘

(A Test Algorithm for Instruction Decoding Function of MC 68000 μ P)

金鍾勲*, 安光善**

(Jong Hoon Kim and Gwang Seon Ahn)

要 約

LSI/VLSI의 製造技術이 발달함에 따라 마이크로프로세서(μ P)의 機能試驗에 많은 시간이 소요되고 있다. 論文에서는 MC 68000 μ P를 對象으로 機能試驗이 複雜하게 되는 要因인 命令語디코오딩 機能에 대한 効率의in 試驗方法을 제안하였다. 이를 위하여 使用者측에 제공된 命令語디코오딩의 情報인 operation word를 分析하고 그 bit形態에 따라 命令語를 代表命令語와 所屬命令語로 구분하여 命令語디코오딩 故障檢出에 필요한 最少의 試驗命령어雙을 選定하였으며 이들에 대한 試驗處理方法을 論하였다. 本 試驗알고리즘을 69個의 基本命令語에 대해 수행시킨 결과 332個의 試驗命令語雙을 구할 수 있었다.

Abstract

The functional testing of microprocessor comes to be time - consuming task with the progress of technology of LSI/VLSI. In this paper, we present an efficient method to test instruction decoding function of MC 68000 that is the reason of complicated functional testing. This method is based on the analysis of operation word that is instruction decoding information available to user with microprocessor's manual. The instruction is partitioned into representative instructions and party instructions. Then 332 minimum test instruction pairs are chosen from 69 basic instructions for detecting of instruction decoding function faults and test procedure for these is discussed.

I. 序 論

最近 LSI/VLSI에 대한 製造技術의 발달로 因하여 chip의 機能과 内部回路가 複雜하고 多樣해졌다. 그 대표적인 例가 μ P인데 이것의 正常動作을 보장하기 위해서는 故障의 有無를 試驗해야 할 必要가 있다. 試驗

에는 構造試驗과 機能試驗의 두가지가 있으나 產業上의 秘密로 生產者측에서 提供되는 情報가 极히 制限되어 있으므로 概念的 次元의 機能試驗을 主로 하고 있다.^[1,2,3,4]

1978年 Thatte 등^[1]은 μ P의 機能을 S-graph 모델로 써記述하고 체계적인 機能試驗 알고리즘을 제안하였다. 그러나 이 알고리즘中 命令語디코오딩 機能試驗은 가능한 모든 命令語雙을 對象으로 하였기 때문에 試驗의 複雜度가 매우 높다. 例를 들어 命令語 数가 n인 μ P의 경우 Thatte 알고리즘을 적용하면 試驗對象이 되는 命령어雙의 次數가 n^2 정도 되며 이것은 16-bit, 32-bit μ P의 出現과 함께 심각한 問題가 되고 있다.

1983年 Saluja 등^[6]은 試驗의 複雜度를 낮추기 위하여

*正會員, 東義工業専門大學 電子科

(Dept. of Electron. Dong Eui Tech. Junior College)

**正會員, 慶北大學校 電子工學科

(Dept. of Electron. Eng., Kyung Pook National Univ.)

接受日字 : 1985年 6月 15日

命令語의 實行時間에 대한 情報를 근거로 命令語디코오딩 機能故障을 檢出하는 알고리즘을 제안하였으나 이 方法은 μP 의 制御信号를 측정하기 위한 hardware가 불가피하게 요구된다. 以後 1984年 Brahme 등^[1]은 命令語의 μ -order構成을 分析하여 simple fault를 定義하고 이를 바탕으로 code word를 이용하여 効率的인 命令語디코오딩機能試驗 알고리즘을 제안하였는데 이것은 μ -order의 基本的構成이 동일한 命令語 상호간의 디코오딩機能故障은 檢出하기 곤란하다.

本論文에서는 MC68000 μP 의 命令語디코오딩의 stuck-at 故障을 對象으로 命令語디코오딩의 기본情報가 되는 operation word를 分析하여 試驗對象 명령어雙의 數를 줄임으로써 複雜度가 낮은 効率的인 命令語디코오딩機能試驗을 제안한다.

II. 命令語디코오딩機能故障

μP 의 機能은 命令語디코오딩, 레지스터디코오딩, 데이터貯藏, 데이터操作, 데이터傳送등으로 구분되며 試驗도 이를 각각에 대해 개별적으로遂行된다.^[2] 한편 機能試驗에는 試驗의 効率性이 강조되고 있는데 이들 중 특히 命令語디코오딩機能故障에 대한 試驗이 가장複雜하고 試驗時間이 많이 소요되고 있다.^[3, 4, 5]

μP 의 命令語디코오딩機能을 f_0 라고 하면 모든 命令語集合 $I = \{i_1, i_2, \dots, i_m\}$ 에 대해 $f_0(i_j) = i_j (1 \leq j \leq n)$ 으로 표현된다. 그러나 만일 實行시키려는 命令語 i_j 를 디코오딩할 때 命令語디코오더에 stuck-at 故障이 존재한다면 이 디코오더의動作은 그 세부적遂行事項과는 관계없이 다음 세 가지 故障效果로 나타낼 수 있다.

- i) $f(i_j/\phi)$: 命令語 i_j 가 實行되지 않는 故障
- ii) $f(i_j/i_k)$: 命令語 i_j 대신에 다른 命令語 i_k 가 實行되는 故障
- iii) $f(i_j/i_k + i_k^2 + \dots + i_k^m)$: 命令語 i_j 의 命令語形式이 m 個 word일 때 i_j 대신에 다른 命令語 sequence가 實行되는 故障

上記 故障中에서 $f(i_j/\phi)$ 는 operation word에 할당되지 않은 bit값때문에 나타나는 것으로 이것을 檢出하기 위해서는 命令語 i_j 의 destination register 속에 적당한 operand값을 초기설정한 후 i_j 를 實行시켜 그結果가 올바른가를 확인하면 된다. 그리고 $f(i_j/i_k)$ 는 source register속에 命令語 i_j 와 i_k 의 實行結果를 구별할 수 있는 적당한 operand를 넣어두고 i_j 를 실행시킨 후 그結果를 확인하면 檢出할 수 있다.

$f(i_j/i_k + i_k^2 + \dots + i_k^m)$ 은 $f(i_j/i_k)$ 와 비슷한 방식으로 檢出해야 되지만 이들 命令語를 모두 고려한 operand의 결정이 곤란하므로 별도로 試驗하지는 않는다.

그러나 i_j 와 命令語 sequence의 實行結果가 일치할 可能性은 거의 없으므로 이 故障은 $f(i_j/i_k)$ 의 試驗時에 대부분 檢出된다. 그러므로 命令語 i_j 에 대한 命令語디코오딩機能故障은 $f(i_j/i_k)$ 이 主가 된다.

$f(i_j/i_k)$ 를 檢出하기 위하여 μP 의 모든 가능한 命令語의 雙을 試驗對象으로 고려해야 한다. 그러나 MC68000 μP 의 경우 命令語의 operation word 形態가 일정한 규칙을 가지고 있으므로 이것을 分析하여 그 bit 형태에 따라 命令語를 분류함으로써 試驗對象 명령어雙의 數를 횧션 줄일 수 있다.

定義 1 : 命令語 i_j 의 命令語디코오딩機能故障을 檢出하기 위하여 選定된 명령어雙 i_j/i_k 를 試驗명령어雙 그리고 i_k 를 點檢命令語라고 한다.

III. 故障檢出을 위한 試驗명령어雙

MC68000 μP 는 69個의 基本命令語들로構成되어 있으며 이들의 命令語形式은 1個 word에서 5個 word의 길이를 갖는다. 그러나 實行되는 操作은 命令의 最初의 word 즉 operation word로 지정되고 그 나머지의 word는 operand를 나타내고 있다. 따라서 命令語디코오딩機能故障에 對한 試驗對象은 operation word로 국한시킬 수 있으므로 이것을 분석함으로써 試驗명령어쌍의 數를 줄인다.

1. 命令語의 operation word 分析

MC68000 μP 의 operation word는 operation code와 address mode로構成되어 있다.^[6] 그리고 각 operation code에는 operation의 크기, 形態 및 條件을 규정하는 field들이 포함되어 있으며 그 길이도 命令語에 따라 다르다. 그러나 모든 命令語는 operation word의 bit번호 12~15에 해당하는 operation code 즉 代表 code에 의해 분류할 수 있으며 이들은 다시 나머지 operation code와 여러 field를 포함하고 있는 bit 번호 0~11의 bit 즉 所屬 code에 의해 特定적으로 구별된다. 表 1은 MC68000 μP 의 基本命令語들을 代表 code에 따라 분류한 것이며 試驗을 위하여 다음의 定義들이 필요하다.

定義 2 : MC68000 μP 의 全命令語集合 I 는 다음과 같은 성질을 갖는 部分命令語集合 $I_s (0 \leq s \leq 15)$ 으로 분할할 수 있으며 각 I_s 에 속해있는 命令語들을 I_s 의 所屬命令語라고 한다:

$$\text{i)} \bigcup_{i=0}^{15} I_i = I$$

ii) $I_s = \{i_s | i_s \in I\}$ 는 동일한 代表 code, $0 \leq s \leq 15$ 이다. 여기서 $k = \max \{||I_s||\}$ 이며 $||I_s||$ 는 部分命令語集合 I_s 의 원소数.

定義 3 : 各部分命令語集合 $I_s (0 \leq s \leq 15)$ 으로 부

표 1. MC68000 μ P의 오퍼레이션 코오드 맵
Table 1. Operation code map for MC68000 μ P.

set number	representative code (bit 15~12)	operation	basic Instruction
I ₀	0 0 0 0	bit manipulation/immediate /move peripheral data	BTST _{st} , BTST _{dy} , BSET _{st} , BCHG _{st} , BCHG _{dy} , BCLY _{st} , BCJ.R _{dy} , MOVEP, ORI, ANDI, SUBI, ADDI, EORI, CMPI, BSET _{dy}
I ₁	0 0 0 1	move byte	MOVE _b
I ₂	0 0 1 0	move long	MOVE _l
I ₃	0 0 1 1	move word	MOVE _w
I ₄	0 1 0 0	miscellaneous	NEGX, MOVE form SR, CLR, NEG, MOVE to CCR, NOT, MOVE to SR, NBCD, PEA, SWAP, EXT, MOVEM, TST, TAS, TRAP, LINK, UNLK, RESET, MOVE, USP, NOP, STOP, RTE, RTS, TRAPV, RTR, JSR, JMP, CHK, LEA
I ₅	0 1 0 1	add quick/subtract quick/ set conditionally/decrement conditionally	ADDQ, SUBQ, S _{cc} , DB _{cc}
I ₆	0 1 1 0	branch conditionally	B _{cc}
I ₇	0 1 1 1	move quick	MOVEQ
I ₈	1 0 0 0	OR/divide/subtract decimal	OR, DIVU, DIVS, SBCD
I ₉	1 0 0 1	subtract/subtract extended	SUB, SUBX
I ₁₀	1 0 1 0	(unassigned)	ϕ
I ₁₁	1 0 1 1	compare/exclusive OR	CMP, CMPM, EOR
I ₁₂	1 1 0 0	AND/multiply/add decimal/ exchange	AND, MULU, MULS, ABCD, EXG
I ₁₃	1 1 0 1	add/add extended	ADD, ADDX
I ₁₄	1 1 1 0	shift/rotate	ASd _{ms} , ASd _{ms} , LSd _{rs} , LSd _{ms} , ROd _{ms} , ROd _{ms} , ROXd _{rs} , ROXd _{ms}
I ₁₅	1 1 1 1	(unassigned)	ϕ

註) ST : static, DY : dynamic, B : byte, L : long, W : word, d : right or left

RS : register shift, MS : memory shift, RR : register rotate, MR : memory rotate

터 代表 code의 디코오딩機能 故障을點檢하기 위하여 선택된 1個의命令語 i_s를 그 I_s의 代表命令語라 하고 이들로 이루어진集合을 I의 選擇集合 I_e라고 한다. 定義 3에 의해 구해진選擇集合은 그 원소인 代表命令語 상호간의命令語 디코오딩機能試驗을 통하여 operation word의 bit번호 12~15에 해당하는 代表 code에 대한故障 여부의 판단에 이용한다.

2. 試驗명령어雙의 選定

MC68000 μ P의命令語의 operation word에는 각命令語를 특정지우기 위한 bit 값이 존재한다. 만일命令語 디코오딩機能 故障이 존재한다면 그原因是 bit 값이 틀리게 디코오딩되었기 때문이다. 그러므로命令語 디코오더의 stuck-at 故障 하에서는 각命令語 operation word의 모든 가능한 1-bit 差 명령어雙의集合

은 모든 가능한命令語 디코오딩 故障을 포함하고 있다. 한편 이러한 1-bit 差 명령어雙의 数는 많으나命令語 디코오딩의順序를 고려한다면命令語를 代表code에 따라 분할하여 代表命令語와 所屬命令語에 대한 試驗명령어雙을 구분하여選定함으로써命令語 디코오딩機能試驗에 필요한 試驗명령어雙의 数를 최소로 할 수 있다.

定義 4 :命令語 i_j에 대한命令語 디코오딩機能 故障을檢出하기 위하여 i_j의 operation word 중에서 試驗對象으로 정한 bit를 試驗bit라고 한다.

定義 5 :命令語 i_j와 i_k의 operation word를 비교하여各 대응되는 bit들 중에서 r個가 서로 다른 경우이命令語의雙 i_j/i_k를 r-bit 差 명령어雙이라고 한다.

定理 1 :命令語 디코오더의 stuck-at 故障 하에서 모든

1-bit 差 명령어雙들로構成된 試驗명령어雙 i_s/i_k 的集合은 2-bit 差 以上의 명령어雙 상호간의 디코오딩機能故障을 포함한다.

證明：命令語形式이 16-bit인 μP 의 경우 각 bit 번호를 $C_{15}, C_{14}, \dots, C_0$ 라고 하면命令語디코오딩機能 f_D 는 다음과 같이 Boolean函數로 표현된다.

$$f_D(C_{15}, C_{14}, \dots, C_0) = \sum_{n=0}^{2^N} \tau(\alpha_{15}, \alpha_{14}, \dots, \alpha_0) \cdot \\ C_0^{\alpha_0} \cdot C_1^{\alpha_1} \cdots C_{15}^{\alpha_{15}}$$

여기서 α_i ($0 \leq i \leq 15$)는 bit C_i 의 값이고 $\tau(\alpha_{15}, \alpha_{14}, \dots, \alpha_0)$ 는 boolean expression이다. 만일 code가 $\underbrace{0\ 0 \cdots 0}_{15bit}$ 인命령어 i_0 를 디코오딩하고자 한다면 正常動作일 때 다음 式에서 첫번째 項 $C_{15}, C_{14}, \dots, C_0$ 에 해당하는 出力이 active된다.

$$i_0 = (\overline{0} \cdot \overline{0} \cdots \overline{0}) \cdot \overline{C_{15}} \cdot \overline{C_{14}} \cdots \overline{C_0} + (\overline{0} \cdot \overline{0} \cdots \overline{0} \cdot \overline{1}) \cdot \\ \overline{C_{15}} \cdot \overline{C_{14}} \cdots \overline{C_1} \cdot C_0 + (\overline{0} \cdot \overline{0} \cdots \overline{0} \cdot \overline{1} \cdot \overline{0}) \cdot \overline{C_{15}} \cdot \overline{C_{14}} \\ \cdots \overline{C_2} \cdot C_1 \cdot \overline{C_0} + (\overline{0} \cdot \overline{0} \cdots \overline{0} \cdot \overline{1} \cdot \overline{1}) \cdot \overline{C_{15}} \cdot \overline{C_{14}} \cdots \overline{C_2} \cdot C_1 \cdot C_0 + \cdots + (\overline{1} \cdot \overline{1} \cdots \overline{1}) \cdot C_{15} \cdot C_{14} \cdots C_0$$

이 경우 2-bit 差 명령어雙 i_0/i_1 에 대한 디코오딩機能故障 즉 $f(i_0/i_1)$ 가 존재한다면 위 式에서 첫번째 項대신에 네번째 項의 出力이 active된다는 것을 의미하고 이것은 bit C_1 및 C_0 가 각각 stuck-at 1 되었기 때문이다. 따라서 이 故障은 1-bit 差 명령어雙인 i_0/i_1 혹은 i_0/i_2 에도 반드시 포함되어 있다. 이러한 性質은 모든 가능한 bit 조합에 대해 적용되므로 모든 1-bit 差 명령어雙은 모든 2-bit 差 以上의 명령어雙의 디코오딩機能故障을 포함하고 있다. Q. E. D.

定理 1에 의하여 모든 가능한 1-bit 差 명령어雙을 選定하고 이것들에 대해 디코오딩機能試驗을 행하면 r-bit 差 명령어雙의 機能故障도 檢出된다.

MC68000 μP 의 operation word에는 각 命令語의動作을 더욱 세분하고 또한 addressing mode를 결정하기 위해 다음의 field들이 포함되어 있으며 이 field의 값은 試驗명령어상의 選定過程에서 결정될 수 있다.

size field, effective address field, register field, op-mode field, data field, condition field, register/memory field, immediate/register field

定義 6 : 命令語 i_s 에 대한 試驗명령어雙 i_s/i_k 의 選定過程에서 1-bit 差인 條件을 만족하기 위해 결정된 field의 값을 i_s/i_k 의 試驗條件이라 한다.

1) 代表命令語에 대한 試驗명령어雙

MC68000 μP 의 operation word 중 代表code에 대한 디코오딩 故障의 여부는 選定集合 I_c 의 원소인 代表命令語 상호간에 대한 試驗명령어雙을 選定하여 이를 試驗함으로써 판단할 수 있다.

試驗에 적합한 選定集合을構成하기 위하여 다음事項을 고려한다.

i) 部分命令語集合 I_s ($0 \leq s \leq 15$)의 所屬命令語가 1個인 경우 代表命令語로 選定한다.

ii) 이미 選定된 代表命令語와의 사이에 所屬code에 대한 star product^[1] 연산時 ϕ 이 되지 않는 所屬命令語를 선택한다. 단, 연산時 所屬code 중 값이 결정되어 있지 않은 bit는 don't care X로 취급된다.

部分命令語集合 I_s 中 I_{10}, I_{15} 는 할당되어있지 않으므로 選定集合構成시에 원소 i_{10}, i_{15} 는 없다. 그러므로 命令語 i_s 의 각 試驗bit를 試驗하기 위한 1-bit 差 檢命命令語가 없을 수도 있으며 이런 경우는 $f(i_s/\phi)$ 에 해당한다.

構成한 選定集合 I_c 는 $I_c = \{BTST_{static}, MOVE_{byte}, MOVE_{long}, MOVE_{word}, NBCD, ADDQ, Bcc, MOVEQ, OR, SUB, CMP, AND, ADD, ASL_{register shift}\}$ 이며 代表命令語에 대한 試驗명령어雙의 選定은 選定集合 I_c 의 원소 상호간에 이루어지고 각 代表命令語의 代表code가 한번씩 試驗bit로 정해진다.

選定알고리즘을 SPARKS語^[11]로 표현하면 다음과 같다.

```

Algorithm 1
//choose test instruction pairs for chosen set Ic//
procedure Test Instruction Pairs of Representative
Instruction declare
  *          →operator of star product
  QINST    →result of star product
  TB        →test bit
  TC        →test condition
1 begin
2   for j=0 to 15 do
3     take  $i_j$  : //test instruction//
4     for TB=12 to 15 do
5       for k=0 to 15 do
6         take  $i_k$  : //detect instruction//
7         if  $i_j = i_k$  then go to 10 :
8         QINST ←  $i_j * i_k$  :
9         if only TB of QINST is  $\phi$  then go to 12 :
10        end :
11        print  $i_j/\phi$  : go to 14 :
12        print  $i_j / i_k$  : //test instruction pair//
13        print TC : //test condition//
14        end :
15        end :
16      end :
```

알고리즘 1의 수행결과 表2에 보인바와 같이 14個

표 2. 代表命令語에 대한 試驗명령어雙
Table 2. Test instruction pairs for representative instructions.

representative code	test instruction pair (i_j/i_k)	test condition of field	representative code	test instruction pair (i_j/i_k)	test condition of field
0 0 0	BTST _{ST} /OR	register 1 0 0	0 1 1 1	MOVEQ/MOVE _w	D-mode 0 X X
		OP-mode 0 0 1		MOVEQ/ADDQ	ϕ
	BTST _{ST} /NBCD	ϕ		MOVEQ/Bcc	Condition X X X
	BTST _{ST} /MOVE _L	register 1 0 0		MOVEQ/Bcc	Condition X X X
		OP-mode 0 0 0		MOVEQ/ ϕ	ϕ
	BTST _{ST} /MOVE _B	register 1 0 0	1 0 0 0	OR/BTST _{ST}	register 1 0 0
		OP-mode 0 0 0		OR/AND	ϕ
0 0 0 1	MOVE _B /SUB	ϕ		OR/SUB	ϕ
	MOVE _B /ADDQ	D-mode 0 X X		OR/ ϕ	ϕ
	MOVE _B /MOVE _w	ϕ	1 0 0 1	SUB/MOVE _B	ϕ
	MOVE _B /BTST _{ST}	D-register 1 0 0		SUB/ADD	ϕ
		D-mode 0 0 0		SUB/CMP	ϕ
0 0 1 0	MOVE _L /Bcc	ϕ		SUB/OR	ϕ
	MOVE _L /BTST _{ST}	D-register 1 0 0	1 0 1 1	CMP/MOVE _w	ϕ
		D-mode 0 0 0		CMP/SUB	ϕ
	MOVE _L /MOVE _w	ϕ		CMP/ ϕ	ϕ
0 0 1 1	MOVE _w /CMP	ϕ	1 1 0 0	AND/NBCD	register 1 0 0
	MOVEWMOVEQ	D-mode X X 0		AND/OR	OP-mode 0 0 0
	MOVE _w /MOVE _B	ϕ		AND/ASL _{RS}	OP-mode 1 X X
	MOVE _w /MOVE _L	ϕ		AND/ADD	EA-mode X 0 0
0 1 0 0	NBCD/AND	register 1 0 0	1 1 0 1	ADD/ADDQ	OP-mode 0 X X
		OP-mode 0 0 0		ADD/SUB	ϕ
	NBCD/BTST _{ST}	data 0 0 0		ADD/AND	ϕ
	NBCD/Bcc	Condition 1 0 0 0		ADD/ ϕ	ϕ
		DIS 00XXXXXX	1 1 1 0	ASL _{RS} /Bcc	Condition X X X
0 1 0 1	NBCD/ADDQ	data 1 0 0		ASL _{RS} /AND	OP-mode 1 X X
		size 0 0 0		ASL _{RS} / ϕ	EA-mode X 0 0
	ADDQ/ADD	OP-mode 0 X X			ϕ
	ADDQ/MOVE _B	D-mode 0 X X			
	ADDQ/MOVEQ	ϕ			
0 1 1 0	ADDQ/NBCD	register 1 0 0			
		data 00XXXXXX			
	Bcc/ASL _{RS}	Condition XXX 1			
	Bcc/MOVE _L	ϕ			
	Bcc/NBCD	Condition 1 0 0 0			
		DIS 00XXXXXX			
	Bcc/MOVEQ	Condition XXX 0			

의 代表命令語에 대해 53개의 試驗命令語雙을 선정하였다. 試驗命令語雙 중에서 24개는 試驗條件이 부가되어 있으므로 이들은 試驗處理를 위한 operation word의 構成時 별도로 고려해야 한다.

2) 所屬命令語에 대한 試驗명령어雙

代表命令語 상호간의 機能試驗을 통하여 代表code의 정상적인 디코오딩이 확인되면 각 代表code가 소속되어 있는 部分命令語集合의 所屬命令語들의 代表code

에 대한 디코오딩도 보장할 수 있다. 따라서 동일한 부분命令語集合 $I_s (0 \leq S \leq 15)$ 에 속하는 所屬命令語 상호간의 機能試驗만 필요하게 되며 이를 위해 所屬code를 바탕으로 所屬命令語 상호간의 試驗명령어雙을 選定한다.

같은 부분命令語集合에 속하는 所屬命令語들은 상호간에 구별되는 특징적인 bit 값을 갖고 있으므로 이를 각각을 試驗bit로 정하고命令語 i_j 의 試驗bit에 대한 點檢命令語 i_k 를 결정한다.

定義7 : operation word의 所屬code에는 각 所屬命令語들을 구별할 수 있는 bit 값이 있으며 이 값을 그命令語의 特性值, 그 해당 bit들을 特性bit ξ 라고 한다.

定義8 : 만일命令語 i_j 의 特性bit ξ_k 에 대해 $\{\xi\} \subset \{\xi_k\}$ 이면 i_j 의 ξ_k 에는 i_k 의 해당 特性值의 입력이 금지되어 이 bit들을 i_j 의 i_k 에 대한 擬似特性bit ξ'_k 라고 한다.

所屬命令語에 대한 試驗명령어雙의 選定은命令語 i_j 의 特性bit ξ , 모두에 대해 개별적으로 수행된다. 그러므로 이를 bit는 한번씩 試驗bit로 정해지며 각 試驗bit마다 1-bit差인 點檢命令語가 1個씩 選定된다. 그리고 해당 試驗bit에 대한 1-bit差命令語가 없으면 $f(i_j/\phi)$ 가 되며 만일命令語 i_j 에 擬似特性bit ξ'_k 가 존재하면 역시 試驗bit로 한다. 따라서 P個의 特性bit와 8個의 擬似特性bit를 가진 所屬命令語는 $P+8$ 個의 試驗명령어雙이 選定된다.

各部分命令語集合의 所屬命令語에 대한 選定알고리즘은 다음과 같다.

Algorithm 2

```
//choose test instruction pairs for partial
instruction set I (0 ≤ S ≤ 15)//

procedure Test Instruction Pairs of Party Instruction
declare MAX → number of element of  $I_s (0 \leq S \leq 15)$ 
     $\xi$  → characteristic bit of I
     $\xi'$  → psedo characteristic bit of I
     $\alpha$  → bit number of LSB of  $\xi$ 
     $\beta$  → bit number of MSB of  $\xi$ 
     $\alpha'$  → bit number of LSB of  $\xi'$ 
     $\beta'$  → bit number of MSB of  $\xi'$ 
    * → operator of star product
    QINST → result of star product
    TB → test bit
    TC → test condition

1 begin
2   for all partial instruction set  $I_s$  do
3     for j = 0 to MAX do
4       take  $i_j$  //test instruction//
```

```
5   determine  $\xi_j$  of  $i_j$  :
6   for m =  $\alpha$  to  $\beta$  do
7     for k = 0 to MAX do
8       take  $i_k$  //detect instruction//
9       if  $i_j = i_k$  then go to 18 :
10      if  $\xi_j \notin \xi_k$  then go to 16 :
11      determine  $\xi'_j$  of  $i_j$  :
12      for n =  $\alpha'$  to  $\beta'$  do
13        print  $i_j/i_k$  //test instruction pair for
           characteristic bit// 
14        print TC //test condition// 
15      end :
16      QINST  $i_j * i_k$  :
17      if only bit m of QINST is  $\phi$  then go to 20 :
18      end :
19      print  $i_j/\phi$  : go to 22 :
20      print  $i_j/i_k$  //test instruction pair for pseudo
           characteristic bit// 
21      print TC //test condition// 
22    end :
23  end :
24 end :
25 end :
```

알고리즘2의 수행결과 表3에 보인 바와 같이 69個의 所屬命令語에 대해 332個의 試驗명령어雙을 구하였다. 部分命令語集合 중 I_{10}, I_{15} 에는命令語가 할당되어 있지 않으며 I_1, I_2, I_3, I_7 은 원소가 1個뿐이므로 所屬명령어 상호간의 디스크오딩 故障은 시험할 필요가 없다. 選定된 試驗명령어雙中 部分命令語集合 I_s 의 所屬命令語들에 대한 試驗명령어雙을 表4에 예시하였다.

IV. 試驗명령어雙에 대한 試驗

選定된 試驗명령어雙 i_j/i_k 에 대한命令語디코오딩機能試驗은 $f(i_j/\phi)$ 와 $f(i_j/i_k)$ 를 모두 檢出할 수 있도록 수행되며 operation word의 構成, 試驗벡터의 결정 및 試驗處理의 過程을 거친다.

operation word의 構成時 MC68000 μ P의 effective address mode 범주를 고려하여 共通의 mode을 선택하여命令語디코오딩機能故障은 addressing mode 내의 故障과 무관하다고 가정한다.

試驗알고리즘은 다음과 같다.

Algorithm 3

```
//processing of test for test instruction pairs//
```

Procedure Test Processing

```
declare TC → test condition
    OPW → operation word
    CM → common mode of test instruction pair  $i_j/i_k$ 
    S( $i_j$ ) → source of instruction  $i_j$ 
    D( $i_j$ ) → destination of instruction  $i_j$ 
```

```

1 begin
2   for all test instruction pair do
3     take  $i_s/i_k$  : //test instruction pair//
4     load OPW with TC of  $i_s/i_k$  :
5     choose CM : //determine value of addressing
       mode field//
6     building OPW of  $i_s/i_k$  : //assembler of  $i_s/i_k$ //
7     load S( $i_s$ ) with test vector X :
8     load S( $i_k$ ) with test vector Y such that  $i_s(X) \neq i_k(Y)$  :
9     read S( $i_s$ ) : //expected value X//
10    read S( $i_k$ ) : //expected value Y//
11    load D( $i_s$ ) with test vector W such that  $W \neq i_s(X)$  :
12    read D( $i_s$ ) : //expected value W//
13    execute  $i_s$  :
14    read D( $i_s$ ) : //expected value  $i_s(X)$ //
15  end :
16 end :

```

例 1 : 試驗명령어雙 BTST_{static}/NEGX에 대한 試驗

다음과 같이 알고리즘 3의 각 단계를 적용해본다.

단계 1 - 3 試驗명령어雙 BTST_{static}/NEGX를 취한다.

단계 4 operation word에 試驗條件을 대입한다.

BTST _{static}	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 1 0 0 0 0 0 0 × × × × × ×
NBCD	0 1 0 0 1 0 0 0 0 0 × × × × × ×

표 3. 各部分命令語集合에 대한 試驗명령어雙의 수
Table 3. Number of test instruction pairs for each partial instruction set.

set number \ number	basic instruction	test instruction pair
I_0	15	58
I_1	1	∅
I_2	1	∅
I_3	1	∅
I_4	29	175
I_5	4	16
I_6	1	∅
I_7	1	∅
I_8	4	15
I_9	2	6
I_{10}	∅	∅
I_{11}	3	11
I_{12}	5	25
I_{13}	2	6
I_{14}	8	20
I_{15}	∅	∅

단계 5 BTST_{static}의 effective address field는 data addressing mode이고 NBCD는 data alterable addressing mode이다. 따라서 이들 중 data register direct mode D1을 선택한다.

단계 6 operation word를 구성하면 다음과같이 되므로 試驗對象인 試驗명령어雙의 assembler는 BTST #data, D1/NBCD D1가 된다.

BTST _{static}	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1
------------------------	--

NBCD	0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1
------	-------------------------------------

단계 7 - 8 BTST #data, D1과 NBCD D1의 source인 D1 및 data에는 試驗벡터로서 각각 $D1 \leftarrow \overbrace{AA\cdots A}^{8\text{digit}}$, $\text{data} \leftarrow 01$ 하고 condition code Zero인 CC(Z)에는 CC(Z) $\leftarrow 0$ 한다.

단계 9 - 10 D1 및 CC(Z)를 read한다. // 기대 값, $D1 = AA\cdots A$ 및 $\text{CC}(Z) = 0$ //

단계 11 - 12 BTST의 Source와 destination이 같으므로 단계 13으로 향한다.

단계 13 命令語 BTST #S01, D1을 실행한다.

단계 14 data register D1 및 condition code register의 CC(Z)를 read한다. //기대값, $D1 = AA\cdots A$ 및 $\text{CC}(Z) = 1$ //

알고리즘 3을 총 332個의 試驗명령어雙에 대해 수행하였다. 表 5는 이들 중各部分命令語集合에서 한개씩을 선택하여 試驗명령어雙의 assembler, 試驗벡터 및 기대값을 예시한 것이다. 알고리즘 수행과정에서 RESET, AND등의 一 部 試驗命令語는 여러개의 試驗명령어雙에 대한 試驗벡터가 동일하여 試驗의複雜度가 더욱 감소됨을 알 수 있었다.

定理 2 : 알고리즘 3은 命令語디코오더의 stuck-at 故障下에서 모든 命令語디코오딩 機能故障 $f(i_s/\phi)$ 와 $f(i_s/i_k)$ 을 檢出할 수 있다.

證明 : 만일 命令語디코오더에 stuck-at 故障이 존재한다면 알고리즘 3의 단계 1 - 3에서 취해진 試驗명령어雙의集合속에는 定理 1에 의해 반드시 그 故障効果가 포함되어 있다. 그리고 단계 4 - 6에서構成된命令語 i_s 및 i_k 의 operation word는 試驗bit를 제외하고는 동일하므로 만일 그 해당 試驗bit에서 故障効果가 발생하여 命令語디코오딩 機能故障 $f(i_s/i_k)$ 가 존재하는 경우 i_s 대신에 i_k 가 실행될 것이므로 단계 7 - 8에서 $S(i_s)$ 와 $S(i_k)$ 속에 $i_s(X) \neq i_k(Y)$ 되는 試驗벡터 X 및 Y를 넣어두면 $i_s(X)$ 대신에 $i_k(Y)$ 가 $D(i_s)$ 속에 들어있을 것이다. 단계 9 - 10은 $S(i_s)$ 및 $S(i_k)$ 속에

표 4. I_0 의 所屬命令語에 대한 試驗명령어雙
Table 4. Test instruction pairs for party instructions of I_0 .

test instruction pair (i_j/i_k)	test condition of field	test instruction pair (i_j/i_k)	test condition of field	test instruction pair (i_j/i_k)	test condition of field
BCHG _{DY} /BCHG _{ST}	register : 1 0 0	BSET _{ST} /BSET _{DY}	register : 1 0 0	ANDI/EORI	ϕ
BCHG _{DY} /BCET _{DY}	ϕ	BSET _{ST} /BCHG _{ST}	ϕ	ANDI/ADDI	ϕ
BCHG _{DY} /BTST _{DY}	ϕ	BSET _{ST} /BCLR _{SS}	ϕ	ANDI/ORI	ϕ
BCHG _{ST} /ORI	size : 0 1	BSET _{ST} / ϕ	ϕ	ANDI/MOVEP	EA-mode : 0 0 1 register : 0 0 1
BCHG _{ST} /CMPI	size : 0 1	BCLR _{DY} /BCLR _{ST}	register : 1 0 0	SUBI/CMP1	ϕ
BCHG _{ST} /EORI	size : 0 1	BCLR _{DY} /BTST _{DY}	ϕ	SUBI/ORI	ϕ
BCHG _{ST} /MOVEP	EA-mode : 0 0 1	BCLR _{DY} /BSET _{DY}	ϕ	SUBI/ADDI	ϕ
	register : 0 0 0	BCLR _{ST} /ORI	size : 1 0	AUBI/MOVEP	EA-mode : 0 0 1 register : 0 1 0
	OP-mode : 1 0 0	BCLR _{ST} /CMPI	size : 1 0	ADDI/ANDI	ϕ
BCHG _{ST} /BSET _{ST}	ϕ	BCLR _{ST} /EORI	size : 1 0	ADDI/SUBI	ϕ
BCHG _{ST} /BTST _{ST}	ϕ	BCLR _{ST} /MOVEP	EA-mode : 0 0 1 OP-mode : 1 1 0	ADDI/MOVEP	EA-mode : 0 0 1 register : 0 1 1
BTST _{DY} /BTST _{ST}	ϕ	BCLR _{ST} /BTST _{ST}	ϕ	ADDI/ ϕ	ϕ
BTST _{DY} /BCLR _{DY}	ϕ	BCLR _{ST} /BCHG _{ST}	ϕ	EDRI/ANDI	ϕ
BTST _{DY} /BCHG _{DY}	ϕ	MOVEP/BCHG _{DY}	OP-mode : 1 0 1 EA-mode : 0 0 1	EORI/BCHG _{ST}	size : 0 1
BTST _{ST} /ORI	size : 0 0	MOVEP/BSET _{ST}	register : 1 0 0 EA-mode : 0 0 1	EORI/MOVEP	EA-mode : 0 0 1 register : 1 0 1
BTST _{ST} /CMPI	size : 0 0	MOVEP/BTST _{ST}	registes : 1 0 0 EA-mode : 0 0 1	EORI/ ϕ	ϕ
BTST _{ST} /EORI	size : 0 0	ORI/BCHG _{ST}	size : 0 1	CMPI/SUBI	ϕ
BTST _{ST} /MOVEP	EA-mode : 0 0 1	ORI/SUCI	ϕ	CMPI/BCHG _{ST}	size : 0 1
	register : 1 0 0	ORI/ANDI	ϕ	CMPI/MOVEP	EA-mode : 0 0 1
	OP-mode : 1 0 1	ORI/MOVEP	EA-mode : 0 0 1 register : 0 0 0	CMPI/ ϕ	ϕ
BTST _{ST} /BCLR _{ST}	ϕ				
BTST _{ST} /BCHG _{ST}	ϕ				
BSET _{DY} /BSET _{ST}	register : 1 0 0				
BSET _{DY} /BCHG _{DY}	ϕ				
BSET _{DY} /BCLR _{DY}	ϕ				

註) DY : dynamic, ST : static, EA : effective address

試験벡터 X 및 Y가 들어있는가를 확인한다. 단계11은 $f(i_j/\phi)$ 를 고려하여 D(i_j)를 W $\neq i_j(X)$ 인 試験벡터 W로 써 초기화시켰다. 따라서 이 故障이 존재하는 경우 D(I_1) 속의 W가 변하지 않고 그대로 있을 것이다. 단계12는 D(I_1) 속의 試験벡터 Z를 확인한다. 단계13에서 命令語 i_j 를 실행시키고 단계14에서 D(i_j)를 read하면 $f(i_j/\phi)$, $f(i_j/i_k)$ 가 존재하는 경우 기대값 $i_j(X)$ 와 다를 것이므로 故障이 檢出된다. Q.E.D

V. 結論

μP 의 機能試験을 複雜하게 하는 要因이 되는 命令語디코오딩 機能試験을 効率的으로 運行하기 위해 生産者측에서 제공된 情報중 operation word를 分析함으로써 命令語를 代表命令語와 所屬命令語로 분류하여

最少의 試験명령어雙을 구하였다. 알고리즘 1 및 2는 이를 위한 것인데 MC68000 μP 의 경우 基本命令語 수가 69個이므로 Thatte의 알고리즘을 적용하면 필요한 試験명령어雙의 수가 4761個以上되나 本 알고리즘으로는 332個이므로 試験의 複雜度가 훨씬 감소되었다.

알고리즘 3은 선정된 試験명령어雙에 대한 試験을 위한 것이며 本研究에 의하여 選定된 試験명령어雙은 그 수가 적기 때문에 짧은 時間동안에 chip에 대한 命令語디코오딩 機能試験을 할 수 있다. 따라서 데이터 처리부의 機能試験을 위한 最適試験命令語의 選定方法^[10]과 함께 製作중의 chip에 대한 試験은 물론 본 chip을 사용하는 SSM16등의 시스템의 試験도 시스템의 試験도 시스템의 여유시간(idle time)에 할 수 있다.

本論文에서는 試験명령어雙에 대한 試験順序를 고

표 5. 試驗 명령어에 대한 試驗 처리 例

Table 5. Example of test processing for test instruction pairs.

set number	test instruction pair (i _j / i _k)	assembler	test vector	expected value
I ₀	BTST/NBCD	BTST #data, D1/NBCD D1	D1←AAAAAAA; CC(Z)←0; data←#0001	D1=AAAAAAA; CC(Z)=1
I ₁	MOVE.B, B/SUB	MOVE.B D0, D1/SUB.B D0, D1	D0←AAAAAAA; D1←FFFFFFF	D1=FFFFFFFAA
I ₂	MOVE.L/MOVE.W	MOVE.B D0, D1/MOVE.W D0, D1	D0←AAAAAAA; D1←FFFFFFF	D1=AAAAAAA
I ₃	MOVE.W/CMP	MOVE.W D0, D1/CMP.B D0, D1	D0←AAAAAAA; D1←FFFFFFF	D1=FFFFFAAA
I ₄	CLR/NEGX	CLR.B D0/NEGX.B D0	D0←5555555; CCCX>←0	D0=55555500
I ₅	S _{cc} /ADDQ	S _{cc} D0/BDDQ. L#<data>, D0	CC(C)←1; D0←3333333; data←#010	D0=FFFFFFF
I ₆	B _{cc} /ASL _{reg}	BVS#S04/ASL.B#100, D4	φ	PC=PC+04
I ₇	MOVE.Q/ADDQ	MOVEQ#S00, D1/ADDQ.B#001, D1	D1←AAAAAAA	D1=00000000
I ₈	OR/DIVU	OR.L D0, D1/DIUU D0, D1	D0←3333333; D1←66666666	D1=77777777
I ₉	SUB/SUBX	SUB.B D1, A0 @/SUBX.B D0, D1	D0←3333333; D1←33333333 A0 @←66666666; CC(X)←0	A0 @=66666633
I ₁₀	φ	φ	φ	φ
I ₁₁	EOR/CMP	EOR.B D1, D0/CMP.B D0, D1	D1←3333333; D0←5555555	D0=55555566
I ₁₂	ABCD/EXG	ABCD D0, D1/EXG D1, D0	D0←3333333; D1←5555555	D1=55555588
I ₁₃	ADD/ADDX	ADD.B D1, A0 @/ADDX.B D0, D1	D1←3333333; A0 @←5555555	A0 @=55555588
I ₁₄	ASR/LSR	ASR.L #<data>, D0/LSRL #<data>, D0	D0←AAAAAAA; data←#001	D0=D5555555
I ₁₅	φ	φ	φ	φ

려하지 않았으나 fault coverage 및 test ambiguity 를 개선하기 위해 기존의 알고리즘^[4, 5, 6, 7]과 조합하는 방안에 대해서도研究가 필요하리라 생각된다.

参考文献

- [1] S.M. Thatte and J.A. Abraham, "A Methodology for Functional Level Testing of Microprocessors," Proc. 8th Int. Conf. Fault-Tolerant Computing, Toulouse, France IEEE Comput. Soc., pp. 90-95, June 1978.
- [2] Y. Min and S.Y.H. Su, "Testing Functional Faults in VLSI," Proc. 19th Design Automation Conf., Las Vegas, Nevada, pp. 384-392, 1982.
- [3] R. Chantal and S. Gabriele, "Microprocessor Functional Testing," Test Conference, IEEE Comput. Soc., pp. 433-443, 1980.
- [4] M.A. Annaratone and M.G. Sami, "An Approach to Functional Testing of Microprocessors," Proc. 1982 Fault-Tolerant Computing Symp Santa Monica, Ca,
- pp. 158-164, June 1982.
- [5] S.M. Thatte and J.A. Abraham, "Test Generation for Microprocessors," IEEE Trans. Comput., vol C-29, pp. 429-441, June 1980.
- [6] K.K. Saluja and L. Shen, S.Y.H. Su, "A Simplified Algorithm for Testing Microprocessors," 1983 Int. Test Conference, pp. 668-675, 1983.
- [7] D. Brahme and J.A. Abraham, "Functional Testing of Microprocessors," IEEE Trans. Comput., vol C-33, pp. 475-485, June, 1984.
- [8] MC68000 16-Bit Microprocessor User's Manual, Motovola Inc., 1980.
- [9] D. Lewin, Computer-Aided Design of Digital System, Crame, Russak & Company, Inc., pp. 136-138, 1977.
- [10] 安光善, 마이크로프로세서 데이터 처리시험을 위한 最適試驗命令語, 대한전자공학회, vol.21, no.1, pp. 57-61, 1984.
- [11] E. Horowitz and S. Sahni, Fundamentals of Computer Algorithms, Computer Science Press Inc., pp. 4-24, 1978.*