

외부부하가 I²L-Inverter의 기능에 미치는 영향

(The Influence of the External Loads on the I²L-Inverter Function)

李圭榮*, 黃好正**

(Gyoo Yeong Lee and Ho Jung Hwang)

要 約

저전류 범위에서 I²L은 연결되는 소자의 input capacitance, resistance 및 그 소자 동작에 필요한 전류들에 의해 출력단의 신호가 손상을 입게 되어 logic 기능이 방해받게 되며 그로 인한 회로의 불확실성이 증가될 수 있다. 본 논문은 이와같은 외부부하와 연결된 I²L-inverter의 기능에 관한 해석을 다루고 rise time과 fall time의 변화에 관한 simulation 및 실험을 통한 측정결과를 비교 분석하였다.

Abstract

In low current injection level, the output signal of the I²L is damaged and disturbed by the external loads (capacitance, resistance, current). Thus the uncertainty of the circuit can be increased. This paper makes an analysis on the influences which the external loads have upon the I²L-inverter function. It compares and analyzes the calculated result and measured result about the variation of rise time and fall time by means of computer simulations and experiments.

I. 序 論

I²L(integrated injection logic)⁽¹⁾⁽²⁾이 선형 쌍극성 트랜지스터(linear bipolar transistor) 및 TTL, ECL 등의 논리회로와 연결됨으로 인해 그 용도가 다양해지고 있다. 연결되는 소자의 input capacitance, 저항 및 그 소자 동작에 필요한 전류들에 의해 I²L출력단의 신호가 손상을 입게 되어 논리 기능이 방해받게 되며 그로 인한 회로의 불확실성이 증가될 수 있다. 따라서, 본 연구는 I²L기본 소자인 inverter가 외부 부하와 연결되었을 때 이 부하로 인해 I²L-inverter의 switching

time이 어떤 영향을 받는가 알아봄으로써 다른 논리회로와 접속시에 I²L-inverter의 switching function을 해석하고자한다. 수식을 유도하고, simulation과 실험을 비교 분석하였다.

II. I²L-Inverter의 Rise Time 및 Fall Time

1. 무부하시의 Rise Time 및 Fall Time

I²L-inverter는 고전류가 주입될때 rise time 및 fall time이 전류에 무관하게 일정하게 되는 intrinsic 영역과 전류변화에 따른 전환시간의 변화가 나타나는 extrinsic영역으로 나누어진다. Extrinsic 영역에서의 한 inverter의 평균switching time은 junction capacitance 및 parasitic capacitance의 충전 및 방전과정에 의해 결정된다.⁽³⁾⁽⁴⁾⁽⁵⁾⁽⁶⁾

고전류영역에서는 switching time이 일정하며 최소 값을 나타내지만 전력소모가 증가하므로 inverter의

*準會員, **正會員, 中央大學校 工科學部 電子工學科 (Dept. of Electronics Eng., Chung-Ang Univ.)

接受日字: 1984年 10月 26日

(※ 本 研究는 1982年度 韓國科學財團 學術研究費에 依하여 이루어졌음.)

동작은 switching time이 길지 않으면서도 또한 전력소모가 비교적 적게 나타나는 저전류 extrinsic 영역에서 일반적으로 행하여지므로 본 논문에서는 extrinsic 범위에서의 rise time 및 fall time을 유도하려고 한다.




그림 1. 1/2L-inverter 단의 연속회로
Fig. 1. Chain-connection of 3 1/2L-inverters.

그림 1은 한 inverter의 switching에 필요한 평균시간을 조사하기 위하여 세개의 inverter 단을 직렬로 연결한 것을 나타내고 있다. 트랜지스터 T₁의 입력전압이 V_{BEON} (threshold 전압) 이면 T₁이 도통되어서 I_{B2}는 모두 T₁의 collector를 통해 emitter로 흘러 T₁의 collector-emitter 전압 V_{CE}는 거의 0(V)가 되므로 T₂는 0(V)의 입력전압을 갖게 된다. T₁의 입력이 0으로 떨어지기 시작하는 시간을 t=0라 하면 이때부터 T₁ 및 T₂의 junction capacitor가 전하의 충전 및 방전을 시작하게 되어 시간 t=t_{on}이 경과된 후에 이 충전방전이 끝난다면 T₂의 collector-emitter 전압은 V_{BEON}에 도달하여 있게 된다. t=t_{on}부터 T₂ 및 T₃에서 해당 junction capacitor에 충전방전 현상이 나타나서 T₂의 collector-emitter 전압은 감소하여 t=t_r가 되면 0(V)에 도달하게 된다. 그림 2는 상기의 과정을 나타내고 있다.




그림 2. Switching 때의 전압변화
Fig. 2. Variation of voltage during switching.

한 inverter의 평균 신호지연시간(mean propagation delay time)은 다음과 같이 표현된다.

$$T_{\text{del}} = 1/2 (t_{\text{on}} + t_{\text{off}}) \quad (1)$$

간략화를 위하여 이후로는 emitter는 E, base는 B, collector는 C, collector-base는 CB, collector-emitter는 CE, base-emitter는 BE, base-collector는 BC로 표기하기로 한다.

1) Rise Time t_{on}의 유도

그림 1에서 t=0일때 T₁의 입력이 논리레벨(logic level) high에서 low로 떨어지면 이때부터 입력전류 I_{B2}는 T₁의 CB junction capacitor의 충전 및 T₂의 BE 및 BC junction capacitor의 충전을 위해 전하를 공급하게 된다. pn junction capacitor에 대한 충전전류의 일반식은 다음과 같다.

$$I = \frac{dQ}{dt} = C_j \frac{dV}{dt} + V \frac{dC_j}{dt} \quad (2)$$

- Q : 공간전하영역에 축적된 전하
- V : junction capacitor의 양단전압
- C_j : junction capacitance

C_j는 양단의 전압에 따라 변화하므로 평균값을 취하여 표시할 수 있다. 식(2)를 switching 과정에 이용하면 시간 0 ≤ t ≤ t_{on}에서

$$I_{B2} = \bar{C}_{j,cb1} \frac{dV_{CB1}}{dt} + M \bar{C}_{j,cb2} \frac{dV_{BC2}}{dt} + \bar{C}_{j,eb2} \frac{dV_{BE2}}{dt} \quad (3)$$

- $\bar{C}_{j,cb1}, \bar{C}_{j,cb2}$: 역방향 전압이 걸렸을 때의 T₁과 T₂의 평균 BC-junction capacitance
- $\bar{C}_{j,eb2}$: 순방향 전압이 걸렸을 때의 T₂의 평균 BE-junction capacitance
- V_{CB1} : T₁의 CB 전압
- V_{BC2} : T₂의 BC 전압
- V_{BE2} : T₂의 BE 전압
- I_{B2} : T₂의 base로 유입되는 정공전류
- M : 콜렉터의 수

식(3)의 해석적 해를 구하기 위하여 전압이 다음과 같이 근사적으로 선형적인 변화를 한다고 가정할 수 있다.

$$V_{CB1} = \frac{V_{BEON}}{t_{\text{on}}} t \quad (4)$$

$$V_{BC2} = V_{BEON} \left(\frac{t}{t_{\text{on}}} - 1 \right) \quad (5)$$

$$V_{BE2} = \frac{V_{BEON}}{t_{\text{on}}} t \quad (6)$$

식(3)의 해를 구하기 위하여는 다음과 같은 가정을 한다.

- ① 공간전하 영역에서의 재결합은 무시한다.
- ② npn 트랜지스터의 BE 전압이 V_{BEON}에 도달하기 전에는 npn 트랜지스터 E에서 C로 전자가 전혀 유입되지 않는다.
- ③ npn 트랜지스터의 CE 포화전압은 0(V)이다.
- ④ 다수 콜렉터(multi-collector) 구조에서 0 ≤ t ≤ t_{on}

에서 floating collector에 다수캐리어의 충전이나 방전이 나타나지 않아 BC 접합의 공간전하 영역의 폭이 변하지 않는다.

식(3)을 $0 \leq t \leq t_{on}$ 에서 적분하면 다음과 같이 된다.

$$\int_0^{t_{on}} I_{B2} dt = \int_0^{V_{BEON}} \bar{C}_{Jcr1} dV_{CB1} + \int_{-V_{BEON}}^0 M \bar{C}_{Jcr2} dV_{BC2} + \int_0^{V_{BEON}} \bar{C}_{Jes} dV_{BE2} \quad (7)$$

식(4)~(7)에서 다음과 같은 rise time이 구해진다.

$$t_{on} = \frac{(\bar{C}_{Jcr1} + M \bar{C}_{Jcr2} + \bar{C}_{Jes})}{I_{B2}} V_{BEON} \quad (8)$$

2) Fall Time의 유도

시간 $t = t_{on}$ 이 되기 전에는 T₂가 도통 상태가 아니므로 T₂의 콜렉터 전류가 흐르지 않는다. $t \geq t_{on}$ 이 되면서부터 T₂의 콜렉터 전류가 흐르기 시작하며 $t = t_f$ 가 되면 전체의 switching이 끝나게 되는 것이다. $t_{on} \leq t \leq t_f$ 에서 T₂의 fall time이 계산되며 다음과 같은 전류-전압에 관한 식이 성립된다.

$$\left(I_{B2} - M \bar{C}_{Jc2} \frac{dV_{BC2}}{dt} \right) \beta_{eff} = M \bar{C}_{Jc2} \frac{dV_{BC2}}{dt} + M I_{B3} + M \bar{C}_{Jes} \frac{dV_{EB3}}{dt} + M \bar{C}_{Jc3} \frac{dV_{CB3}}{dt} \quad (9)$$

\bar{C}_{Jc2} , \bar{C}_{Jc3} : 순방향 전압이 인가되었을 때 T₂ 및 T₃의 평균 CB-junction capacitance

- I_{B3} : T₃의 base에 공급되는 정공전류
- V_{EB3} : T₃의 EB 전압
- V_{CB3} : T₃의 CB 전압
- V_{BC2} : T₂의 BC 전압
- I_{B2} : T₂의 base에 유입되는 정공전류
- M : 콜렉터의 수

(9)식의 좌변은 I_{B2}에서 \bar{C}_{Jc2} 를 충전시키는데 필요한 전류를 빼 나머지 전류가 실질적인 base 전류가 되는 것을 나타내고 있다. 여기에 실효전류증폭율(β_{eff})을 곱한것이 T₂의 콜렉터전류 I_{c2}가 된다. 이 I_{c2}는 전자에 의한 전류인데 T₃의 BE전압이 감소하므로 \bar{C}_{Jes} 와 \bar{C}_{Jc3} 가 방전할 때 나타나는 전류와 재결합하는 I_{c2}의 전자성분이 $M \bar{C}_{Jes} dV_{EB3}/dt + M \bar{C}_{Jc3} dV_{CB3}/dt$ 이고 T₂의 콜렉터로 들어오는 정공전류 I_{B3}와 재결합하는 M I_{B3} 및 \bar{C}_{Jc2} 를 충전시키는데 필요한 $M \bar{C}_{Jc2} dV_{BC2}/dt$ 의 합으로 구성된다.

식(9)를 $t_{on} \leq t \leq t_f$ 사이에 적분하면 fall time (t_{off})이 구하여진다. 각 pn junction에 나타나는 전압변화는 다음과 같이 선형화하여 나타낼 수 있다.

$$V_{BC2} = \frac{V_{BEON}}{t_{off}} t \quad (10)$$

$$V_{EB3} = \left(\frac{t}{t_{off}} - 1 \right) V_{BEON} \quad (11)$$

$$V_{CB3} = \left(\frac{t}{t_{off}} - 1 \right) V_{BEON} \quad (12)$$

β_{eff} 가 시간에 대해 일정하다고 가정하면 식(9)~(12)에서

$$\int_0^{t_{off}} (\beta_{eff} I_{B2} - M I_{B3}) dt = \int_0^{t_{off}} [(\beta_{eff} + 1) M \bar{C}_{Jc2} + M \bar{C}_{Jc3}] \frac{V_{BEON}}{t_{off}} dt \quad (13)$$

가 되며, 따라서 t_{off} 은 식(14)와 같이 구해진다.

$$t_{off} = \frac{M [(\beta_{eff} + 1) \bar{C}_{Jc2} + \bar{C}_{Jc3} + \bar{C}_{Jes}]}{\beta_{eff} I_{B2} - M I_{B3}} V_{BEON} \quad (14)$$

식(8)과 (14)를 (1)에 대입하면 평균 지연 시간을 얻게 된다.

$$T_{del} = \frac{1}{2} \left[\frac{\bar{C}_{Jcr1} + M \bar{C}_{Jcr2} + \bar{C}_{Jes}}{I_{B2}} + \frac{M(\beta_{eff} + 1) \bar{C}_{Jc2} + \bar{C}_{Jc3} + \bar{C}_{Jes}}{\beta_{eff} I_{B2} - M I_{B3}} \right] V_{BEON} \quad (15)$$

실효전류증폭율(β_{eff})의 도입으로 t_{off} 동안 T₂의 베이스에 연결된 pnp트랜지스터의 전류주입이 이미 고려되었으므로 I_{B2} = I_{B3}가 되며 $\bar{C}_{Jcr1} = \bar{C}_{Jcr2}$, M=1일 경우 식(15)는 다음과 같이 간략화 된다.

$$T_{del} = \frac{V_{BEON}}{2 \alpha I_1} \left[2 \bar{C}_{Jcr} + \bar{C}_{Je} + \frac{(\beta_{eff} + 2) \bar{C}_{Jc} + \bar{C}_{Je}}{\beta_{eff} - 1} \right] \quad (16)$$

α : pnp트랜지스터의 베이스 접지 전류증폭율

I₁: pnp트랜지스터의 에미터에 공급되는 전류

식(16)으로부터 저전류 범위에서 I²L-inverter의 평균 지연시간은 I₁와 α 에 반비례하고 각 junction capacitance에 비례하며 β_{eff} 가 크면 T_{del}이 작아짐을 알 수 있다.

2. 부하결합시의 Rise Time 및 Fall Time

I²L-inverter와 결합시킬 수 있는 가상의 부하는 저항, 콘덴서 그리고 전류를 생각할 수 있다. 전류부하는 다음단의 회로를 동작시키기에 충분한 전류를 I²L-inverter의 npn트랜지스터가 감당할 수 있어야 하기 때문에 부하로 취급한다. 집적회로에서 유도성 부하는 무시할 수 있기 때문에 포함시키지 않는다. 그림 3은 이와같은 부하가 걸린 I²L-inverter의 모델을 나타내고 있다.




그림 3. 부하가 연결된 I²L-inverter model
Fig. 3. Model of I²L-inverter connected with loads.

1) Rise Time (t_{onA})의 유도

Rise time의 계산에 있어서 무부하시의 rise time에 관한 II. 1)의 모든 가정이 유효하다. 그림 3에서 시간 $t=0$ 에서 T_A 의 BC 및 diode junction capacitance와 부하용량 C_L 의 충전 및 방전이 시작되어 T_A 의 CE 전압이 증가하게 된다. 이 전압이 $V = V_{BEON}$ 에 도달하는데 걸린 시간 $t = t_{onA}$ 이 rise time이다. 따라서, $0 \leq t \leq t_{onA}$ 에서 다음과 같은 식이 성립한다.

$$I_B + I_L = C_{jcr} \frac{dV_{CB}}{dt} + C_D \frac{dV_{CE}}{dt} + C_L \frac{dV_{CE}}{dt} + \frac{V_{CE}}{R_L} \quad (17)$$

I_L : 부하전류

C_L : 부하용량

R_L : 부하저항

\bar{C}_D : 순방향 바이어스 때의 pnp 트랜지스터의

CE 접합용량

시간에 대한 전압의 변화가 선형적이라고 가정하면

$$V_{CB} = V_{CE} = \frac{V_{BEON}}{t_{onA}} t \quad (18)$$

식(17), (18)에서

$$\int_0^{t_{onA}} (I_B + I_L - \frac{V_{BEON}}{t_{onA} R_L} t) dt = \int_0^{t_{onA}} (\bar{C}_{jcr} + \bar{C}_D + C_L) \frac{V_{BEON}}{t_{onA}} dt \quad (19)$$

식(19)에서 t_{onA} 는 다음과 같이 표현된다.

$$t_{onA} = \frac{\bar{C}_{jcr} + \bar{C}_D + C_L}{I_B + I_L - (V_{BEON}/2R_L)} V_{BEON} \quad (20)$$

이 식으로부터 다음과 같은 사실을 알 수 있다.

- ① 부하용량 C_L 은 t_{onA} 를 증가시킨다.
- ② 부하전류 I_L 은 t_{onA} 를 감소시킨다.
- ③ 부하저항 R_L 은 t_{onA} 를 증가시킨다.

2) Fall Time (t_{offA})의 유도

시간 $t=0$ 에서 T_A 의 입력전압이 0(v)에서 V_{BEON} 으로 상승하였다면 이때부터 각 용량의 충전방전이 시작되어 $t = t_{offA}$ 에서 T_A 의 V_{CE} 가 0(v)가 될 때 이 시간이 fall time이다. $0 \leq t \leq t_{offA}$ 에서의 충전방전에 관한 식은 다음과 같다.

$$(I_B - \bar{C}_{jcr} \frac{dV_{BC}}{dt}) \beta_{eff} = \bar{C}_{jcr} \frac{dV_{BC}}{dt} + I_B + \bar{C}_D \frac{dV_{EC}}{dt} + I_L - \frac{V_{EC}}{R_L} + C_L \frac{dV_{EC}}{dt} \quad (21)$$

전압이 시간에 대해 일정하게 변한다면

$$V_{BC} = \frac{V_{BEON}}{t_{offA}} t \quad (22)$$

$$V_{EC} = \left(\frac{t}{t_{offA}} - 1 \right) V_{BEON} \quad (23)$$

식 (21)~(23)에서 적분형태를 취하여 다음과 같은 fall time을 얻을 수 있다.

$$t_{offA} = \frac{[\bar{C}_{jcr}(\beta_{eff} + 1) + \bar{C}_D + C_L] V_{BEON}}{I_B(\beta_{eff} - 1) - I_L + (V_{BEON}/2R_L)} \quad (24)$$

이 식으로부터 부하가 t_{offA} 에 미치는 영향을 다음과 같이 기술할 수 있다.

- ① 부하용량 C_L 은 t_{offA} 를 증가시킨다.
- ② 부하전류 I_L 은 t_{offA} 를 증가시킨다.
- ③ 부하저항 R_L 은 t_{offA} 를 감소시킨다.

식 (20)과 (24)가 물리적인 의미를 갖기 위해서는 다음과 같은 조건이 성립해야 한다.

$$\text{식 (20)에서 } R_L > \frac{V_{BEON}}{2(I_B + I_L)} \quad (25)$$

$$\text{식 (24)에서 } I_L < (\beta_{eff} - 1) I_B \quad (26)$$

식 (25)는 그림 3에서 R_L 이 너무 작으면 rise time때 $I_B + I_L$ 이 모두 접지로 빠져 T_A 의 컬렉터전압이 높아지지 못함을 의미한다. 식 (26)이 내포하는 의미는 fall time 때 I_L 이 $(\beta_{eff} - 1) I_B$ 보다 크면 컬렉터전류가 과다하게 크기 때문에 I_L 은 $(\beta_{eff} - 1) I_B$ 보다 작은 범위에 있어야 한다. 전류 I_B 범위가 커질수록 저항 R_L 은 작은 값을 가져도 식 (20)이 성립하나 이때 $R_L \approx V_{BEON}/2(I_B + I_L)$ 이 되면 t_{onA} 가 너무 커지므로 실질적으로는 큰 값의 R_L 이 요구된다.





그림 4. $I_B = 0.5 (\mu A)$, $R_L = 10 (M\Omega)$ 일때의 I_L 의 변화에 따른 (a) Rise time (b) Fall time
Fig. 4. (a) Rise time (b) Fall time in change of $I_L : I_B = 0.5 (\mu A)$, $R_L = 10 (M\Omega)$.

III. Simulation

앞에서 구한 식으로 다음과 같은 실험샘플의 파라미터 값을 가지고 분석해 보았다.

각 I²L-inverter의 농도와 크기가 같으므로

$$\bar{C}_{jcr1} = \bar{C}_{jcr2} = \bar{C}_{jcr3} = \bar{C}_{jcr}$$

$$\bar{C}_{jc1} = \bar{C}_{jc2} = \bar{C}_{jc3} = \bar{C}_{jc}$$

$$\bar{C}_{je} = \bar{C}_D$$

이다.

각 파라미터의 값은 다음과 같다.

$$\bar{C}_{jc} = 0.81\text{pF}, \quad \bar{C}_{jcr} = 0.65\text{pF}, \quad \bar{C}_D = 2.6\text{pF}$$

$$\alpha = 0.65, \quad \beta_{eff} = 6, \quad V_{BEon} = 0.7\text{(v)}$$

식 (20)과 (24)에 나타난 바와같이 부하용량이 증가하면 rise time과 fall time이 모두 증가하며 부하전류가 증가하면 rise time은 감소하고 fall time은 증가하는 것을 그림 4에서 알 수 있다.

그림 5는 부하전류가 일정하고 I_B가 변화할때 부하용량에 따라 rise time과 fall time이 변화하는 것을 나타낸다. I_B가 증가함에 따라 rise time과 fall time이 모두 감소함을 알 수 있다.

그림 6은 I_B = 35(μA) 일때 부하전류에 대한 rise





그림 5. I_L = 1(μA) 일때 I_B의 변화에 따른 (a) t_{ons}와 (b) t_{off}의 변화
Fig. 5. (a) Rise time (b) Fall time in change of I_B: I_L = 1(μA).





그림 6. I_B = 35(μA) 일때 C_L의 변화에 따른 (a) t_{ons}와 (b) t_{off}의 변화

Fig. 6. (a) Rise time (b) Fall time in change of C_L: I_B = 35(μA), R_L = 10(MΩ).




그림 7. 부하전류(I_L)의 변화에 따른 출력파형의 변화 (a) I_L = 0.05(μA), (b) I_L = 0.4(μA)

Fig. 7. Output wave form in change of I_L. (a) I_L = 0.05(μA), (b) I_L = 0.4(μA)

time과 fall time의 변화를 나타낸 것이며 파라미터는 부하용량이다.

그림 7, 8은 구형파 입력에 대한 I²L-inverter의 이상적인 출력파형과 실제 나타나는 파형을 시뮬레이션한 것이다. 그림 7은 부하전류가 증가되면 rise time은 감소되고 fall time은 증가됨을 잘 나타내고 있다. 그림 8은 부하용량이 증가되면 rise time과 fall time이 모두 증가됨을 나타내고 있다.




그림 8. 용량부하(C_L)의 변화에 따른 출력파형의 변화
 (a) $C_L = 10$ (PF) (b) $C_L = 50$ (PF)
 (c) $C_L = 300$ (PF)
 Fig. 8. Output wave form in change of C_L .
 (a) $C_L = 10$ (PF) (b) $C_L = 50$ (PF)
 (c) $C_L = 300$ (PF).

IV. 실험 및 고찰

독일 IFT(Institut für Fest körper Technologie)에 의뢰해서 제작한 5단 ring oscillator에 inverter가 접속된 I²L을 실험에 사용하였다.




그림 9. 실험에 사용된 I²L-ring oscillator의 구성도
 Fig. 9. Structural view of experimental I²L-ring oscillator.

그림 9는 이 IC의 구성도이며 그림 10은 한단의 크기를 나타내고 있다. 시뮬레이션에 사용한 파라미터값은 이 inverter의 측정된 파라미터 값이다.

그림 11은 $I_B = 35 (\mu A)$ 일때의 부하용량의 변화에 따




그림 10. 실험에 사용된 한단의 I²L-inverter의 크기 (μm)

Fig. 10. Size of experimental I²L-inverter (μm).




그림 11. $I_B = 35 (\mu A)$ 일때 C_L 의 변화에 따른 실험값과 계산값의 비교
 (a) Rise time (b) Fall time
 Fig. 11. Comparison of calculated and measured result in change of C_L .
 (a) Rise time (b) Fall time




그림 12. $I_B = 20 (\mu A)$ 일 때 I_L 의 변화에 따른 출력파형
 (a) $I_L = 0 (\mu A)$ (b) $I_L = 10 (\mu A)$
 (c) $I_L = 40 (\mu A)$
 Fig. 12. Output wave form in change of I_L : $I_B = 20 (\mu A)$.
 (a) $I_L = 0 (\mu A)$ (b) $I_L = 10 (\mu A)$
 (c) $I_L = 40 (\mu A)$

X=200nS/Div Y=100mV/Div

른 rise time과 fall time을 나타낸 것으로 측정값과 계산값이 거의 일치하고 있음을 보여주고 있다. 계산




그림13. $I_b = 30(\mu A)$ 일 때 C_L 의 변화에 따른 출력파형
(a) $C_L = 0(PF)$ (b) $C_L = 33(PF)$
(c) $C_L = 101(PF)$

Fig. 13. Output wave form in change of C_L : $I_b = 30(\mu A)$.
(a) $C_L = 0(PF)$. (b) $C_L = 33(PF)$.
(c) $C_L = 101(PF)$.




그림14. $I_b = 30(\mu A)$ 일 때 R_L 의 변화에 따른 출력파형
(a) $R_L = 4(K\Omega)$ (b) $R_L = 25(K\Omega)$
(c) $R_L = 500(K\Omega)$

Fig. 14. Output wave form in change of R_L : $I_b = 30(\mu A)$.
(a) $R_L = 4(K\Omega)$. (b) $R_L = 25(K\Omega)$
(c) $R_L = 500(K\Omega)$.

값은 simulation 값이고 측정값은 IFT에서 측정한 값이다. 그림12는 I_b 가 $20(\mu A)$ 일 때 부하전류의 변화에 따른 출력파형이다. 부하전류가 증가하면 rise time은 감소하고 fall time은 증가함을 알 수 있다. 그림13은 I_b 가 $30(\mu A)$ 일 때 부하용량의 변화에 따른 출력파형이다. 부하용량이 증가할수록 rise time과 fall time이 모두 증가함을 알 수 있다. 그림14는 I_b 가 $30(\mu A)$ 일 때 부하저항의 변화에 따른 출력파형이다. 부하저항이 증가할수록 rise time은 감소하고 fall time은 증가함을 나타내고 있다.

V. 結 論

I²L-inverter를 다른 회로와 결합시키거나 직접 부

하(저항, 콘덴서)에 연결했을 때 용량성부하는 rise time과 fall time을 모두 증가시키며 저항부하는 rise time을 증가시키며 fall time은 감소시킨다. 또, 부하전류는 rise time을 감소시키는 반면 fall time을 증가시킨다는 것을 알 수 있다.

이 관계를 분석함으로써 I²L-inverter로 입력된 신호가 출력단으로 정확히 전달될 수 있는 주파수 한계와 부하의 한계를 알아낼 수 있으므로 정확한 신호전달을 위한 보상방법을 구상할 수 있을 것이다. 한 chip에 I²L과 다른 logic의 IC를 같이 제조하거나 I²L IC와 다른 IC를 외부에서 서로 연결하는 경우, 다른 수동부하를 직접 연결할 경우 등 모든 경우에 I²L이 저전류 범위에서 정확히 동작할 수 있는 부하의 범위를 파악하게 함으로써, 본 논문은 I²L을 설계하거나 사용하는 사람들에게 좋은 지침이 될 수 있을 것으로 생각된다.

參 考 文 獻

- [1] H.H. Berger, S.K. Wiedmann, "Merged-Transistor logic (MTL)- A low cost bipolar logic concept," *IEEE, J. SSC.*, vol. SC-7, no. 5, Oct. 1972.
- [2] K. Hart and A. Slob, "Integrated injection logic: A new approach to LSI," *IEEE, J. SSC.*, vol. SC-7, Oct. 1972.
- [3] F.M. Klassen, "Device Physics of integrated injection logic," *IEEE Trans. Electron Devices*, ED-22, vol. no. 3, Mar. 1975.
- [4] S.A. Evans, "An analytic model for the design and optimization of ion-implanted I²L devices," *IEEE J. SSC.*, vol. SC-12, no. 2, Apr. 1977.
- [5] H.J. Hwang, *Monolithisch Integrierte Frequenzanaloge Drucksensoren in I²L-Technik*. Dissertationsarbeit an der TU-München, July 1982.
- [6] 이규영, 황호정 "외부부하가 I²L-Inverter의 기능에 미치는 영향", 대한전자공학회 84년도 하계학술대회 논문집, vol. 7, no. 1, pp. 7-10, 1984.