

MOS FET를 利用한 DC-DC Converter

章 相 烽 / 設備研究室

I. 序 論

産業機器의 電源으로 近來에 광범위하게 사용되고 있는 switching regulator 方式은 power transistor을 주로 사용하여 왔으나 最近에는 소용량의 경우 MOS FET의 사용이 增加되고 있다. 長点으로는 switching time이 짧아서 energy loss가 적고 switching frequency는 power transistor의 경우 20~30kHz 정도가 최대이지만 MOS FET는 300kHz 정도까지 가능하다. 이에 따라서 main transformer의 크기와 出力 filter의 크기가 周波数에 反比例하므로 MOS FET를 사용하여 動作周波数를 높이면 switching regulator를 보다 小形으로 하는 compact한 設計가 가능하다.

本設計에서는 通信用 電源으로서의 DC-DC converter를 MOS FET로 設計하였으며 그 사양은 〈表 1〉과 같다.


II. 設 計

System 構成은 〈그림 1〉과 같다. Control


回路에는 SG3524와 TL494를 많이 사용하며 本設計에서는 TL594(〈그림 2〉)로 設計하였다.

項 目	特 性
出力電圧	12V (DC)
出力電流	3 A
入力電圧	40~56V (DC)
方 式	Push-pull type
動作周波数	1次 60kHz, 2次 120kHz
效 率	75%
Ripple 電圧	30mV
Spike 電圧	100mV _{p-p}

〈表 1〉 仕 様



〈그림 1〉 PWM 制御方式의 Block 선도



〈그림 2〉 TL 594 Function Diagram

1. Switching 部

Switching regulator는動作周波数가 높으므로 transistor의 選定, 電流控制의 設計, filter 및 각 部品의 配置가 중요하며 信賴度를 増加시키기 위해서 각 部品은 surge와 熱에 의한 破壞로부터 保護해야 한다.

가. 트랜지스터의 選定

Power MOS를 使用하는 경우는 本質的으로 電荷의 積蓄效果가 없으므로 bipolar 트랜지스터에 비해서 t_{switch} 는 매우 짧고 入力 impedance가 比較的 높으므로 電圧制御가 가능하다.

入力電圧이 DC 56V (Peak) 치인 경우 트랜지스터에는 2 배의 電圧이 걸리며 變壓器에서 発生하는 leakage inductance에 따른 spike電圧을 고려하여 $V_{\text{DS}} = 300V$, $I_D = 2A$ 의 트랜지스터로 設計한다. (실제 試驗에서는 $V_{\text{DS}} = 200V$ 인 트랜지스터를 使用하면 破壞되는 경우가 많음)

나. MOS FET의 使用上의 注意点

1) 温度上昇에 따라 $R_{\text{DS(ON)}}$ 抵抗이 증가하므로 적절한 방열판을 附着하여 ON抵抗을 낮춘다.

2) Gate電圧에 따라 drain電流가 決定되므로 요구되는 I_D 와 効率을 고려하여 gate-source 電圧을 決定한다.

3) MOS FET는 maker에 따라서는 gate-source 保護用 Zener-device를 넣은 경우, N PN type으로 gate에 \ominus 로 逆バイアース를 결연

파괴될 우려가 있다.


4) 素子의 信賴性을 보증하기 위해서는 最惡의 動作상태에서 SOA曲線의 測定을 한다.

5) Driver의 方法이 나쁘면 MOS FET의 스위칭의 長點을 상쇄시킬 우려가 있다. 入力容量의 充電 放電에 需要하는 時間은 다음과 같다.

$$t_r, t_s = \ln 9 (R + r_g) C_{\text{in}}$$


r_g : gate直列抵抗

C_{in} : MOS의 入力容量


〈그림 3〉 V_{GS} , V_{DS} 特性

다. Drive 回路 設計

Power MOS FET는 gate-source間 電压 V_{GS} 가 threshold 電压 以上일때 ON되므로 MOS FET를 高速動作시키려면 switching 特性(특히 t_r 과 t_f)을 좋게하는 것이 必要하다. 그라므로 gate-source間 등가 入力容量 C_{in} 의 充放電을 신



(a) On時の電流経路



(b) Off時の電流経路

〈그림 4〉 Speed-up 回路

속하게 하기 위하여 speed-up 回路를 driver 단에 넣는다.

〈그림 4〉는 speed-up 回路로서 (a)는 switching on 時의 電流経路이고 (b)는 switching off 時의 電流経路이다.

〈그림 4 (a)〉에서 pulse trans. T_3 의 2次側出力이 発生함에 따라 電流는 $D_4 \rightarrow C_{in} \rightarrow C_{13} \rightarrow D_5 \rightarrow N_s$ 를 따라서 C_{in} 이急速하게充電되어 T_{r2} 는 ON된다. ON된 後는 R_{10} 에 電流가 흘러 다시 C_{13} 이充電된다.

C_{13} 의 電圧은 turn-off時의 T_{r4} 의 電源역할을 한다. V_{GS} 의 電圧으로는 R_{10} 의 電圧이印加된다. 〈그림 4 (b)〉에서 T_3 의 2次側出力 N_2 의 電源이 차단되고 T_{r4} 의 base는 bias된다. 그러면 T_{r4} 는 ON되고 T_{r2} 의 C_{in} 의 電荷는 $R_{12} \rightarrow T_{r4} \rightarrow C_{13}$ 의 経路로放電된다. T_{r2} 의 V_{GS} 는急速히감소되어 $V_{GS} < V_{th}$ 가 되면 T_{r2} 는 off된다. 따라서 speed-up回路를 부가하면 switching動作을빠르게하기위해 on-off 時回路의 impedance를 줄여서 C_{in} 의充放電을 신속하게 한다.

MOS FET의 drive回路로서 pulse trans를 使用하는 경우의 한가지 注意点으로는 MOS FET의 off区間에 C_{in} 과 pulse trans의 inductance 및抵抗에 의한 LCR共振에 따른역전압이 threshold電圧以下가 되도록 R_{10} R_{14} R_{15} 등을 적절

하게決定하여야 한다.

Speed-up回路의 트랜지스터 T_{r2} 는 switching t_r 로서 h_{FE} 가 큰 것을택한다.

2. 出力 Transformer

가. Core의 選定

Transformer 設計時에 core의 選定은 매우 중요하며 그 특성으로는 첫째, μ 가 높고 B_m 이 클것, 둘째, 高周波領域에서 鐵損이 작고, 셋째 鐵心의 B-H曲線이 温度변화에 따라 크게 변하지 않고, 넷째, 温度上昇에 따라 B_{max} 가 낮아지지 않는 core를 選定한다. 〈表2〉는 현재 많아지는 switching用 ferrite core의 特性을 표시한다.

	飽和磁束密度 (B _m) Gauss	保磁力 (H _c) Oersted	残留磁束密度 (B _r) Gauss	Curie溫度 (T _c) ^o C	損失係数 (tanδ/μ _{iac}) × 10 ⁻³
H 5 A材 (TDK)	4100 (150e)	0.1	1000	130以上	10以下 (0.1MHz)
H 7 A材 (TDK)	4600 (150e)	0.2	1100	200以上	20以下 (0.1MHz)
H 7 C材 (TDK)	5100 (150e)	0.13	1000	240以上	7以下 (0.1MHz)
SB-5材 日本Ferrite	4500 (150e)	0.13	1400	200以上	2.5以上 (0.01MHz)
SB-5 S材 日本Ferrite	4500 (150e)	0.13	1000	200以上	2.3以下 (0.01MHz)
SB-5 M材 日本Ferrite	4500 (150e)	0.15	1400	200以上	4.0以下 (0.01MHz)


〈表2〉 Ferrite Core의 特性

나. 卷線의 設計

1, 2次卷線間의結合度가나쁘면漏洩磁束이커지므로 leakage inductance가크게된다. 이 leakage inductance는 1次卷線에電圧이印加되는期間에energy가蓄積되어서off되는순간卷線間に高電圧이発生하고이것이switching素子를破壊시키기도하고switching時間을길게하여損失을증가시키며, noise를증가시킨다. 더우기 leakage inductance가매우큰경우는energy放出時에switching波形이振動하여switching이不可能하게된다.

結合度를좋게하는方法으로는1, 2次를한꺼번에감아서나중에直列接続(電圧分割卷)하거나並列接続(電流分割卷)시키는方法을취한

다. 한가지 주의점은 1次卷線과 2次卷線의 浮遊容量을 增加시킴으로써 入力의 line noise 가 出力으로 전달될 우려가 있다.



〈그림 5〉 变压器接线方式

入力電圧이 片極性인 경우와 両極性인 경우의 트랜스 卷数決定은 다음과 같다.

1) 片極性

$$n \geq \frac{E \cdot T}{2(B_{\max} - B_r)A} \times 10^8 \text{ (T)}$$

2) 両極性

$$n \geq \frac{E}{4B_{\max}Af} \times 10^8 \text{ (T)}$$

f : 動作周波数

B_r : 残留磁氣

E : ON기간의 印加 電圧 (V)

T : ON時間 (sec)

B_{max} : 最大磁束密度

A : 鐵心의 断面積 (cm²)

3. 整流回路

가. 整流 diode의 選定

Switching regulator에 사용되는 整流用 diode

는 recovery time이 빠른 FRD (Fast Recovery Diode) 또는 SBD (Schottky Barrier Diode)를 사용해야 한다. 특히 動作周波数가 100kHz以上의 高周波인 경우는 FRD中에서도 t_{rr}이 50ns以下의 ultra FRD 또는 SBD를 사용한다. 여기서는 t_{rr}이 45ns順方向電圧강하 V_f가 1V로서 定常時, 最大電圧의 2倍가 걸리므로 逆耐压 V_{RPM} 100V인 것을 선택한다.

나. Filter 設計

1) Inductor

Filter의 L 값은 다음식으로 決定한다,

$$\begin{aligned} L &\geq \frac{(2.5 \sim 5)(V_{s1} - V_f - V_0)}{I_{out(max)}} \cdot \frac{V_{out}}{V_{s1} - V_f} \cdot T \\ &= \frac{(2.5 \sim 5)(20 - 1 - 12)}{3} \times \frac{12}{20 - 1} \times 8 \times 10^{-6} \\ &\approx (30 \sim 60)\mu H \end{aligned}$$

Core는 ferrite로서 H_{7c2}를 사용하여 L을 45 μH 로 하는 경우 30Turn이 된다.

2) Capacitance 決定

L이 決定되면 이에따라 C를 계산한다.

$$\begin{aligned} C &\geq \frac{V_{s1} - V_f - V_{out}}{4 \cdot \Delta V_{out} \cdot L \cdot f_o^2} \quad (\Delta V_{out} \text{는 ripple 電圧}) \\ &\geq 200 \times 10^{-6} F \end{aligned}$$


C는 470 μF 고주파용 콘덴서를 사용한다.

4. 補助電源

ON / OFF 方式의 switching 電源은 外部制御에 의한 他励型과 trans 자체의 발진에 의해 動作되어 外部制御가 必要없는 自励型이 있다. 制御回路를 入力과 絶縁시킬 心要가 없는 경우는 series 方式을 많이 사용하지만 絶縁하는 경우는 RCC (Ring Choke Converter) 方式을 많이 사용한다. 여기서는 RCC 方式으로 하며 特히 spike 電圧을 억제하는 snubber 回路 設計가 重要하다.

〈그림 6〉에서 condenser C_B는 도통 기간을任意로 設定하기 위한 것이다.

Condenser C_B는 트랜지스터의 導通期間에 base電流에 의해서 그림에 表示한 極性으로 充電되어 있다가 트랜지스터가 OFF期間中에 R₁, R₂를 통해서 방전된다. Timing回路의 時定數는 $t = C \cdot (R_1 + R_2) / (R_1 + R_2)$ 로 決定된다.




〈그림 6〉

5. 回路構成 및 実験

가. 動作概要

변압기 T_1 은 DC 48V를 DC 20V로 변환시켜

서 control回路 및 driver回路에 電源을 供給 한다. TL 594(또는 494)에서 나오는 pulse는 電流增幅部 pulse trans speed-up回路를 거쳐서 MOS FET에 gate電壓을 가한다.



〈그림 7〉 DC-DC Converter Circuit

나. 実験結果

項 目	特 性
①入力電圧	42V~56V _{DC}
②無負荷時入力	2.5Watt
③入力電流(3A의 負荷電流)	1A
④出力電圧	12V±0.01V
⑤電圧 Regulation	100mV _{max}
⑥Load Regulation	150mV _{max}
⑦効率	75%
⑧Ripple	20mV _{P-P}
⑨Spike	150mV _{P-P}

〈表 3〉

III. 結論

実験結果는 理論과 거의 일치한다. 製作에서 특히重要한점은 transformer T_1 과 T_2 의 製作이다. 가능하면 密結合이 되도록하여 leakage inductance에 의한 spike電圧을 줄여야 한다. 電圧 feed back에 photo coupler를 사용하지 않는 경우는 出力과 制御回路가 common ground되어 있어서 補助電源의 noise가 出力으로 흘러들어오므로 補助電源측도 spike電圧을 除去하는 設計가 必要하다.

周波数가 높으므로 辐射 noise의 影響이 매우 크며 이 경우는 出力 filter 設計만으로는 除去

가 않되고 部品의 배치, power line의 배치, power MOS와 整流 diode의 방열판 사이의 storage capacitance의 除去 등 상당히 technical 한製作이 必要하다.

出力 변압기는 20kHz로 動作할때 보다 size 가 1/3로 縮小되었다. MOS FET는 bipolar 트랜지스터에 비해 価格이 4倍 이상 高価이나 점점 cost down 될 展望이므로 MOS FET의 사용은 급격히 增加될 것이다.

〈参考文献〉

1. 白庄司進, 戸川治朗, スイッチングレギュレーターの設計法, 誠文堂新光社, 1981.
2. 鈴木正太郎, “SW レギュレータノイズ解決の鍵”, トランジスタ技術, Mar., 1982.
3. 菅原久男, “高速スイッチング 電源の 設計” トランジスタ技術, Mar. 1984.
4. Motorola Power Data Book, 1983.
5. 岡村迪夫, 解析 パワーサプライ, CQ 出版社, 1981.
6. 清水和男, 高速スイッチングレギュレータ, 総合電子出版, 1981.

