

E-Beam Lithography 技術

孫尚熙*, 郭桂達**

漢陽大學校 工科大學 電子工學科
大學院*, 助教授 (工博)**

I. 序論

LSI의 고집적화를 위해서는 회로 패턴을 더욱 미세화하여 단위면적당 소자의 수를 증가시킬 필요성과 고집적화에 따른 칩당 회로要素 패턴의 수의 증가에 의해서 고속으로 패턴을 묘사해야 할 필요성이 생겼다. 이 微細性과 高速性의 2개 요소를 만족시키는 것으로 근래에 와서 각광을 받게 된 것이 전자-빔 리토그래피 장치이다. 이 장치에서 사용되는 전자-빔 리토그래피 기술은 새로운 반도체 분야의 기술로서, 電子光學系, 精密機械, 制御電子工學, 制御電子計算機 및 소프트웨어 등의 우수한 대내 기술을 모아놓은 종합 기술의 집합체이다.

이 때문에 여기서는 리토그래피 장치의 기초 hardware 기술에서부터 소프트웨어를 主로 하는 system 응용 기술까지 이해하기 쉽게 해설하고자 한다.

II. 개발 장치의 역사

전자-빔 리토그래피는 VLSI를 위한 미세리토그래피의 기본을 이루는 기술이다. 집적회로의 제조를 목적으로 하는 E-beam 묘사장치의 연구는 대략 1967년 경부터 시작되었다. 集束한 전자빔을 고속으로 편향하면서 원하는 패턴을 묘사할 수 있는 특징때문에, 이 연구는 당연히 走査形 電子顯微鏡(SEM)의 기술을 기반으로 하였다. 그 이후 1975년 경까지가 요람기라 할 시기이며, 이 사이 市場에 나타난 장치로는 NEC의 JBX-2B(1968), JBX-5A(1974), 영국의 Cambridge Instrument의 EBMF-1(1973), 프랑스의 Thomson CSF의 EPG-102(1974), 미국 ETEC의 LEBES(1974) 등이 나왔으나 이들은 연구실용이었고 집적회로의 생산에 필요한 장치는 아니었다. 그러나, 이 시기에 IBM, Bell연구소, Texas Instrument, Thomson CSF, NEC 등 각社에서 생산용 장치의 기초연구가 행해졌고, 그 성과는 1975년 경부터 일제히 발표되기 시작

하여 1976~1979년 동안에 급속도로 발전하게 되었다. 1980년 이후의 E-beam 리토그래피 기술은 VLSI의 생산성을 더욱 향상시키는 것과 silicon 집적회로 이외의 각종 분야로의 파급, 진출이 행해지고 있는 성숙기에 있다고 해도 좋을듯 싶다.

III. 전자-빔 리토그래피 장치의 분류 및 기초기술

1. 전자-빔源

전자-빔 묘사에서 묘사최소길이와 묘사속도를 결정짓는 묘사전자-빔의 성능은, 전자-빔源의 성능에 크게 좌우되므로 전자-빔源의 특성과 문제점을 알아두는 것이 전자-빔 묘사기술에서 대단히 중요하다. 묘사용으로 전자-빔Source에 요구되는 성능으로서는 높은 전류밀도의 전자-빔을 얻기 위해서 전자-빔의 높은 휘도가 요구되고, 미세 패턴 묘사에 필요한 오차가 작은 빔을 얻기 위한 작은 에너지 분산 및 안정된 묘사를 위한 안정성 등을 생각할 수 있겠다.

한편, 묘사장치의 電子光學鏡내에 전자원을 만드는 부분을 電子鏡이라 한다. 묘사용 전자원에는 전자현미경에 사용되고 있는 것과 거의 같은 형태의 전자총이 일반적으로 사용되고 있다. 전자총에는, 고온으로 가열한 금속에서 방사되는 热전자를 이용한 热電子放射形(thermal emission)과 高電界에 의해 금속에서 방사되는 전자를 이용한 電界放射形(field emission) 등이 있다. 현재 리토그래피용으로 가장 많이 사용되고 있

표 1. 전자총 성능의 비교

전자총의 형태	열 전자 방사 3극관 구조형	열 전계 방사
Cathode 새료	텅스텐 해어 셰이	LaB ₆
Cathode 온도[K]	2700~3000	1800~2000
휘도[$A/cm^2 \cdot sr$]	$10^4 \sim 10^5$	$10^5 \sim 10^6$
에너지 분산[eV]	~2	~2
진공도[Torr]	$\sim 10^{-5}$	$\sim 10^{-7}$
		$\sim 10^{-9}$

는 전자총은 热電子放射形의 3극관 구조이다. 표1은 각종 전자총의 일반적 성능을 나타낸다.

2. 빔形狀

가우스형-빔(Gaussian beam)은 보통의 주사형 전자현미경과 같이 전자-빔을 點集束시킨 경우로, 半徑 방향의 전류분포가 가우스 형태로 된다(그림 1 (a)). 따라서, 어떤 線幅으로 일정한 빔전류의 照射를 행하기 위해서는 그림 아래부분에 표시한 바와같이 최소 4회, 인접하여 빔-주사를 행한다. 固定成形빔(fixed shaped beam)은, 어떤 형상의 成形 aperture(그림의 ⑤)를 전자-빔으로 일정하게 조사하고, 그 상을 시료면에 축소·투영한 것이다. 可變成形빔(variable shaped beam)은 그림(c)처럼 제1 aperture ⑤의 상을 제2 aperture ⑥ 위에 투영하고, 그 도중에 설치된 偏向電極 ⑦에 따른 편향에 의해 ⑤의 상과 ⑥의 상을 중복시켜 빔형상을 연속적으로 가변시킨 것이다.




그림 1. 전자-빔 묘사장치의 전자광학계와 빔 形狀

3. 빔의 走査方式

1) 離散도형의 묘사

시료면에 묘사패턴이 散在한 경우, 또는 成形빔의 1-shot 노광으로는 묘사되지 않는 크고 복잡한 패턴의 경우는 빔편향 범위를 확대하고 도형에서 도형으로 이동하면서 노광을 행한다. 偏向走査는 TV처럼 패턴의 有無에 관계없이 全面주사를 행하는 래스터(raster)방

식과 패턴이 없는 곳은 뛰어넘고 패턴만을 주사, 노광하는 벡터(vector)방식이 있다(그림 2 참조).




그림 2. 전자-빔의 주사 방식

2) 시료전면의 묘사

최근 Si 웨이퍼의 크기는 직경 100mm(4-inch)에서 125mm(5-inch)로 점점 대형화하고 있다. 전자-빔에 의해 디바이스 패턴을 묘사할 수 있는 범위는 기껏해야 한변이 수mm이고, 이것을 초과하게 되면 시료를 이동시켜 시료전면이 편향 영역을 통과하게끔 해야만 한다(4 시료의 이동방식 참조).

4. 試料의 移動方式

빔주사의 필드(field)크기는 偏向收差와 왜곡을 억제하기 위하여 한변을 2~5mm로 제한하고 있다. 따라서 직경(또는 1변) 100~125mm에 이르는 웨이퍼와 마스크全面에 묘사하기 위해서는 stage를 기계적으로 이동하여야 한다.

1) Step and Repeat 방식

Stage는 빔묘사중에 정지하고, 그 필드에서 묘사가 끝난후에 다음 필드로 재빨리 이동시키는 방식(그림 3(a)).

2) 연속이동방식

Stage를 직진시키면서 이것과 직교하여 전자-빔을 주사하고, 시료의 끝에 도달할 때는 다음 리토그래피




그림 3. 시료의 이동방식

스트라이프(stripe)를 똑같은 형태로 주사를 하면서 되돌아가는 래스터 주사방식(그림 3 (b)).

5. 리토그래피의 대상

1) 마스크 묘사방식

일명, 飛點走查方式으로 장치내의 전자-빔이 시료위를 주사할 때, 원하는 회로패턴이 묘사되어 있는 투명 mask를 이용하는 것으로 빛의 飛點이 투명마스크를 통과하면 전자-빔이 계속되는 방식이다. 즉, 빛의 飛點이 패턴위를 주사할 때 패턴의 투명한 부분에 해당되는가, 불투명한 부분에 해당되는가에 따라 전자-빔이 개폐된다. 전자-빔을 개폐하는 신호는 마스크 아래에 위치한 광전자증미관으로부터 얻어진다.

2) 웨이퍼 직접 묘사방식

일명, computer 제어 방식으로 원하는 회로 패턴을 축적된 프로그램에 의해 마스크없이 직접 묘사하는 방식이다. 즉, 패턴 데이터를 입력 데이터로 하여 computer로 콘트롤하여 빔을 주사하는 방식이다. 장치의 개략도는 그림 4와 같다.

이상의 분류 항목중, 1. 항에 관한 대부분의 장치가

熱電子放射 cathode를 사용하고 있다. 또 5. 항에 관해서는 많은 장치가 어느 것을 사용해도 가능하게끔 설계되어 있다. 여기서 2., 3., 4.의 항목의 조합에 의해 이제까지 개발된 묘사장치를 분류하면 표 2와 같다.

IV. 전자-빔 리토그래피 장치의 소프트웨어

1. 소프트웨어의 역할

전자-빔 묘사장치(hardware)를 최대한 이용하여 精度가 뛰어난 패턴을 묘사하기 위해서는 software의 개발이 극히 중요하다. 전자-빔묘사를 위한 소프트웨어의 역할은, 그림 5에 나타낸 집적회로 제작 프로세스 중에서 마스크 패턴 설계 데이터를 마스크 제작 또는 웨이퍼 직접묘사를 하기 위한 데이터로 변환시켜 전자-빔 리토그래피 기술에 이용하는 것이다. 변환처리에 있어서는 전자-빔 특유의 빔편향, 직접효과, 웨이퍼의 휘어짐, 다중노광 등에 의해 발생하는 패턴의 왜곡을 보상하고 패턴의 高精度화를 도모하는 기능이 요구된다. 또 대용량의 패턴 데이터를 고속으로 처리하는 것과 제조 프로세스에서 극성반전(posi, nega)이 가능한 것 등도 소프트웨어로서만 가능한 요소이다. 데이




그림 4. Wafer 직접 묘사방식의 E-beam 개략도

표 2. 전자-빔 묘사장치의 분류

주사	방법상 % ¹⁾	Gauss 형 Beam	成形 빔	
			고정 성형	가변 성형
베딩주사	Step and Repeat	JBX-5A(NEC) EBMF II (Cambridge Instr.) VS 1 (IBM) ¹¹⁾ EB52(Hitachi) VLF 1 (日本)	EBM-III, EBSP ¹¹⁾ (Texas Instr.)	JBX-6A(NEC) ZBA-10(JENOPTIK Res. Cent.) VL-S 1 (日本) VL-S 2 (日本)
래스터주사	연속 이동	EBES(Bell) VL-R1(日本)	(Bell) ¹⁴⁾	VL-R2(日本)
	Step and Repeat		ELI(IBM) ¹⁵⁾	EL2 ¹⁵⁾ (IBM)




그림 5. 집적회로의 설계·제조 프로세스

타 변환처리에서, 입력 데이터로서 패턴 설계데이터를 직접 이용하는 것이 효율적이나, 종래의 광학적으로 행하는 노광장치가 이용되고 있는 배경때문에 패턴·제너레이터(pattern generator)의 구동 데이터로부터도 입력할 수 있는 것이 바람직하다.

평면내의 임의의 위치에 놓여진 몇개의 단순다각형의 총체를 패턴 데이터(pattern data)라 부른다. 단순다각형이란 것은 그 변이 자기자신의 다른 변과 교차, 접촉하지 않고 한번에 쭉 그을 수 있는 것으로 전자-빔의 경우는 거의가 직사각형이다. 패턴 데이터는 마스크 패턴 설계장치에서 작성되고, 작성 효율을 올리기 위해서 도형의 중복을 허락하고 있다. 전자-빔 묘사에서는 그림6과 같이 중복에 따른 다중노광을 피해야만 하고, 1회에 묘사할 수 있는 영역(스캔-필드)이 제한되기 때문에 그림7과 같이 평면영역을 몇개의 정사각형으로 세분화할 필요가 있다. 전자-빔 리토그래피 장치용의 최종 데이터는 기본 도형이라 불린다. 전자-빔 묘사장치에 따라 다소 차이는 있으나 x축으로 평행한 두변을 갖는(삼각형을 포함) 직사각형인 경우가 많다. 따라서 단순도형은 그림8과 같이 각 정점을 통과하여, x축에 평행한 직선으로 절단하여 기본도




그림 8. 노광단위 도형 분할

형 데이터의 습으로 분해해야만 한다. 도형 처리로서 요구되는 기능은 다음과 같다.

- ① 도형사이의 중복부분의 제거
- ② 분할 영역에 따른 도형의 세분화
- ③ 도형을 노광용의 기본 도형으로 분해

2. 近接効果 (Proximity Effect)

조사한 전자-빔이 레지스터내에서의 電子散亂, 기판으로부터의 後方散亂을 되풀이함에 따라, 조사한 위치이외의 주변에도 전하가 축적된다. 이러한 축적전하에 따른 패턴이 형성되기 때문에 예기치 않았던 패턴의 왜곡이 발생한다. 이들 현상을 총칭하여 근접효과라 한다.^[6] 근접효과가 생기는 과정에서, 근접하여 위치한 다른 패턴으로부터의 영향에 따라 생기는 왜곡을 inter proximity라 하고 자기자신의 패턴 묘사에서 생기는 왜곡(특히, 패턴의 끝에서 일어나는 둑근 부분)을 intra proximity라 부른다. 이에 대해서 도형 삭제 방법과 照射強度를 변경하는 방법등으로 패턴 왜곡을 줄여 주고 있는데 주로 후자의 방법을 쓰고 있다.

3. 빔-편향 왜곡

전자-빔 묘사장치에서 전자-빔을 편향시킨 경우 왜곡이 발생하고, 입력 신호에 대해 완전히 선형적인 영상을 얻을 수 없다. 이러한 왜곡은 묘사의 영역이 넓은 경우에는 특히 무시할 수 없게 된다. 예를들면 그림9에 나타낸 것과 같이 처음의 빔위치는 웨이퍼의 중심을 가리키고 있으나, 破線으로 묘사된 기준 패턴 위치 1~8 중의 한 점으로 빔 이동의 지시를 내린다면 실제로 지정한 점보다 Δx , Δy 만큼 위치가 엇갈리게 된다. 이것이 전자-빔 편향에 따른 왜곡이다. 이 편향 왜곡을 줄여주는 방법으로서, ROM등의 영역에 대응시킨 왜곡량을 비축하고, 이를 삽입하여 근사시키는 하드웨어에 의한 방법과 가능한 만큼의 소프트




그림 6. 다중 노광의 제거




그림 7. 빔-주사영역 (field)의 분할

웨어에 의해 보상하는 방법이 고려된다. 소프트웨어에 따른 방법은 원하는 임의의 위치에 대하여 高精度로 왜곡량을 구하는 것이 특징이나, 장치마다 행하는 데 이타 변환의 수고가 많아진다는 결점을 갖고 있다. 따라서, 묘사하는 許容精度에 따라 하드웨어로서 할 것인가 소프트웨어로서 할 것인가를 판단할 필요가 있다.




그림 9. 빔 - 편향의 왜곡의 개념

4. 웨이퍼 휘어짐

전자 - 빔 직접 묘사時에, 전자 - 빔을 조사한 wafer에 열처리 공정을 행하고, 그후에 다시 전자 - 빔 조사를 반복한다. 웨이퍼가 大口徑으로 됨에 따라 이렇게 반복되는 열처리 공정에서 발생하는 웨이퍼의 휘어짐은 상당히 크게 된다. 그림10은 웨이퍼 휘어짐의 일례를 나타낸 것으로, 1100°C의 열처리 공정을 수회 반복함에 따라 생기는 形狀變形이 200 μm 정도에 이른다. 따라서 웨이퍼의 휘어짐을 고려하지 않고서 직접묘사를 행한다면, 高precision의 패턴을 실현할 수 없다. 웨이퍼위의 여러 장소에 위치마크를 설치하고, 전자 - 빔 리토그래피時에 위치를 맞추면서 웨이퍼 全面을 묘사하는 방




그림10. 웨이퍼 휘어짐 변형

법이 일반적으로 채택되고 있다. 그러나, 전체의 칩에 대해서 행하는 맞춤 조작의 처리에 요하는 시간은 전자 - 빔 묘사방식, 맞춤 精度에 따라 달라지나, 전 패턴 형성시간의 1/3정도를 절유할 가능성이 있다. 따라서, 허용 精度를 만족하고, 위치 맞춤회수를 가능한한 작게 하기 위한 방법을 고려할 필요가 있다.

V. 結論

지금까지 E-beam에 대한 전반적인 개념을 소개하였다. 고집적하에 아주 유용하며 필수적인 E-beam이지만 그 나름대로 문제점이 있다. 즉 근접효과^[7,8,9], 다중노광, 빔편향 왜곡, 웨이퍼 휘어짐 등 전자 - 빔 리토그래피 특유의 문제점이 있으나 이는 요즘 개발되고 있는 소프트웨어에^[7,10,11,12] 의해 시정되고 있다. 또한 생산속도의 경우 개선의 여지가 있다는 점이다. 보통의 E-beam 리토그래피 장치의 경우, 1시간당 묘사 가능한 웨이퍼의 개수는 7 매 내외이다. 이는 소량 대품종의 custom I·C 계통에는 아주 적당하지만 대량 생산용으로는 부적당하다는 것을 의미한다. 그러나 앞으로의 반도체 산업은 대량 생산보다는 소량 대품종 시대로 될 것이 예상됨에 따라서 E-beam에 대한 국내 연구도 활성화되어야 할 것으로 생각한다.

参考文献

- [1] T.H.P. Chang, *Vector-Scan I, an Automated Electron Beam System for High Resolution Lithography*. Proc. 7th Int. Conf. on Electron and Ion Beam Sci. & Technol., pp. 392, 1976.
- [2] G.L. Varnell, et al., "High-speed, low-overhead electron beam direct silice writing system," *J. Vac. Sci. & Technol.*, 16, 6, pp. 1787, 1979.
- [3] H.C. Pfeiffer, "Recent advances in electron beam lithography for the high volume production of VLSI devices," *IEEE Trans. Electron Devices*, ED-26, 4, pp. 663, 1979.
- [4] M.G.R. Thomson, R-J. Collier and D.R. Herriott, "Double-aperture method of producing variably shaped writing spots for electron lithography," *J. Vac. Sci. & Technol.*, 15, 3, pp. 891, 1978.
- [5] E.V. Weber and R.D. Moore, "Variable spot-shaped-beam lithographic tool," *J. Vac. Sci. & Technol.*, 16, 6, pp. 1780, 1979.

- [6] T.H.P. Chang, "Proximity effect in electron-beam lithography," *J. Vac. Sci. Technol.*, 12, 6, pp. 1271, 1975.
- [7] M. Parikh, "Self-consistent proximity effect connection techniques for resist exposure (SPECTRE)," *J. Vac. Sci. Technol.*, vol. 15, no. 3, pp. 931, May/June, 1978.
- [8] N.D. Wittles and C.T. Youngman, "Proximity effect connection in electron-beam lithography," in *Proc. Symp. Electron Ion-Beam Science and Technology*, vol. 78, no. 5, pp. 361, 1978.
- [9] N. Sugiyama, Ki Saitoh, and H. Shimizu, *Proximity Effect Correction in EB Lithography for VLSI Microfabrication* in ISSC Dig. Tech. Papers, pp. 88.
- [10] N. Sugiyama, et al, "Data processing systems of electron-beam lithography for VLSI micro fabrication," *IEEE Trans. Electr. Dev.*, ED-26, pp. 675, 1979.
- [11] N. Sugiyama, "Electron-beam exposure system AMDES," *Computer Aided Design*, 11, 2, pp. 59, 1979.
- [12] N. Sugiyama, et al, "Advanced electron beam lithography software system AMDES," *IEEE Trans. Electr. Dev.*, ED- 17, pp. 1466, 1980. *

알아둡시다

하드웨어 記述言語

디지털 시스템을 記述하는 언어는, 1960년대부터 여러 가지가 제안되었고,

- (1) 도큐멘트
- (2) 시뮬레이션
- (3) 자동설계
- (4) 검증

등의 목적으로 사용된다. 이것은 또 記述 레벨에 따라

- (1) 아키텍춰 레벨
- (2) 레지스터 트랜스퍼 레벨
- (3) 게이트 레벨

로 분류할 수 있다.

아키텍춰 레벨에서는, 프로세서, 메모리, 스위치 등을 요소로 하는 시스템 구성을 記述하는 PMS가 유명하다. PMS는 도큐멘트가 목적이고, 이 레벨의 시뮬레이션에는, GPSS, SMIULA 등의 언어가 사용된다. 레지스터, 트랜스퍼 레벨에서는 ISP, DDL, CDL 등이 유명하다. ISP는 명령 세트(set)의 仕様을 기술(記述) 할 목적으로 만들어졌다. DDL은 동작을 상태천이 표현하는 것에 특징이 있고, 자동설계에 관한 연구도 진행되고 있다. CDL은 구문이

단순한 것으로 교육과 연구에 사용된다. 그 밖에 AHPL, GASSANDRE, LCD 등 다수의 언어가 있지만, 미국의 CONLAN(Comsensus Languag) 위원회에 의해 하드웨어 記述 언어의 표준화가 진행되고 있다.

이상의 많은 언어는 무의식중에 기능을 표현하는 능력을 중시하고, 구조의 표현에 불충분한 점이 있는데 대해, SDL은 오로지 block圖로부터 회로도에 이르는 구조의 표현을 목적으로 하여 만들어졌다. 구조 표현은 비교적 표준화 하기 쉽고, 일본, 영국등에서 SDL을 표준언어로 하려고 하는 움직임도 있다. 앞으로는 SABLE가 목표로 하고 있는, 구조와 기능의 양쪽을 충분히 표현할 수 있고, 아키텍처로부터 게이트 레벨까지 넓게 취급하는 CAD 시스템이 기대된다.

또 검증에 대하여는, 기호 시뮬레이션에 기초하는 것, 一階 술어논리에 기초하는 것, DDL 기술에 포함되는 내부 모순을 검출하는 것 등 최근 연구가 시작된 정도이지만 통상 시뮬레이션에 의한 debug의 한계를 타파하는 것으로서 앞으로의 성과가 기대된다.