

大學에서의 VLSI 교육 현황

李文基

延世大學校 工科學 電子電算工學科 教授(工博)

첫 머리

Microelectronics 기술 발달로 인해 수십만개의 트랜지스트가 한 칩(chip)속에 쉽게 집적화되고 있고 수백만개의 트랜지스트로 구성된 칩도 1980년대 말에는 제작될 것으로 예상되고 있다. 그림 1에서 보는 바와 같이 초 대규모 집적화(very large scale integrated: VLSI)시스템은 이의 설계 제조 기술분야 뿐만 아니라 통신공학, 계산공학, 계산기 구조학 등을 포함한 전자공학의 모든 분야에 걸쳐 큰 변혁을 일으키고 있다.

그러나 우리 나라에서는 집적회로 설계는 반도체 회사내의 회로 및 논리설계 기술자만의 일이라고 생각되어 왔고 또한 대학에서의 교육은 이러한 설계 분야가 일반적으로 중요시 되지 못하고 있는 실정이다.




그림 1. 집적도의 발전 추세

현재 정부가 전자공업을 적극적으로 육성하고 있으며 특히 현대 전자공학의 핵심이라고 할 수 있는 microelectronics 분야에 막대한 투자가 각 기업체에서 활발히 이뤄지고 있다.

VLSI 설계에는 표 1과 같이 16억원~40억원 정도의 막대한 비용과 우수한 인력이 필요하다.¹⁾

또한 국내에서 microelectronics가 국책 연구과제로 선정되어 이 분야의 연구, 개발 업무가 집중적으로 진행되고 있다.

집적회로 생산업체의 성공적 정착과 국책 연구의 수행은 막대한 인력이 필요로 되며 이는 어느 특정한 두개 기관의 노력만으로는 불가능하며 거국적인 차원에서 전국의 모든 대학교가 적극 참여하여야만 성공할 수 있다.

이러한 현실속에서 4,870명의 학생이 매년 전자공학과에 입학하고 있는 대학교의 VLSI 교육현황을 파악하고 미래지향적인 계획 확립과 이의 추진은 매우 중요한 역할을 국내 전자공업 발전에 할 것이다.

표 1. VLSI 개발 비용

Development Cost of VLSI Chip Containing 100,000 Transistors	
Design Enginners	10~20
Period	2~3 years
Cost(\$)	2 × 10 ⁸ (16억~40억원)
Business Week: Now, A Machine that can Design Chips-FAST	
June 4, 1984	

교과과정 분석

국내 전자공업은 1958년 라디오 조립 생산과 함께 시작되어 그림 2에서 보는 바와 같이 1965년 트랜지스터가 조립 포장 가공된 후 1976년 최초로 반도체 공장이 설립된 이후 1983년부터 본격적인 집적회로 생산 투자가 대규모화 되어 64KDRAM의 가공생산에 이르렀다.²⁾




그림 2. 국내 반도체 기술 동향

이는 미국에서 1947년 트랜지스터가 발명된 후 32bit 마이크로프로세스가 1981년 개발 생산된 과정과 비교하면 그 역사가 매우 짧다.

그러나 국내 대기업들이 매우 열성적으로 심혈을 기울여 투자하고 있는 반도체 공장 규모는 세계적인 첨단 수준급으로 알려져 있다.

이것이 1~2년 내에 완성되어 정상 가동하게 되면 여기에 막대한 수의 고급인력이 필요로 될 것이다.

1981년 미국의 반도체 생산액은 약 7×10^9 \$이며 그를 생산하는 업체에서 일하는 첨단 설계기술자가(제조, 가공 분야를 제외하고도) 대략 1500명 있다.¹³⁾

만약 내년 국내 반도체 생산액이 미국의 1981년도분의 1/10정도가 된다고 가정하더라도 이에 필요한 고급 설계 기술자가 150명 정도 있어야 가능하다고 생각할 수 있다.

현재 산업체와 연구기관에 필요한 고급 인력은 대부분 대학교 졸업생으로 충당되고 있으므로 대학에서의 microelectronics 분야의 교육내용이 매우 중요하다.

그림 3 과 그림 4 는 서울 근처에 있는 대학교 18개교와 지방소재 13개 대학교등 모두 31개 대학교에 대한 조사 결과이다.^{14, 15)}

모든 대학이 semiconductor physics, electronics material, physical electronics 등을 포함하는 device physics 계통의 과목을 교육하고 있으며 단지 9개교만이 집적회로에 대해 강의하고 있다.

Device physics 분야를 6 학점 개설한 학교는 20개 교이며, 9개 대학은 9 학점, 그리고 12학점씩 이수시




그림 3. 집적회로 관계 교과목 분석 현황

키고 있는 대학도 2개교나 있다.

반도체 실험은 4시간에 0학점의 선택과목으로 4개 대학이 4학년 과정에 개설하고 있다.

결국 집적회로의 실제, 제작, 측정을 할 수 있는 교과목을 전혀 개설되어 있지 않다.

이는 대부분의 대학에서 마이크로컴퓨터, 마이크로프로세스 실험과 계산기 관계 hardware/software 에 대한 강의를 중요시하고 있는 사실과는 매우 대조적이다.

그림 4에서 알 수 있듯이 모든 대학이 $\mu C - \mu P$ 실험을 개설하고 있다.




그림 4. 계산기 관련 과목 분석 현황

Digital system, digital logic, digital electronics, μ -process, computer system 등의 hardware 강의물 9 학점씩 개설한 곳은 12개교이며 8개 대학은 12

학점씩이나 강의하고 있다.

Program language, OS, data structure, system program 등의 software 강의는 16개 대학이 개설하고 있다.

그림 3 과 4 를 비교하여 보면 계산기분야에 비하여 반도체 분야의 과목수가 매우 부족한 것을 알 수 있는데 이의 원인은 아직 집적회로의 설계, 제조기술 등에 대한 인식부족과 실험실습을 할 수 있는 환경의 미비가 그 큰 원인으로 생각된다.

또한 microelectronics 교육은 device physics 쪽으로 치우쳐 있어 이론 중심으로 구성되어 있다.

그래서 학생들이 $\mu p - \mu c$ 실험실습 및 강의에 비해 반도체 분야에 흥미를 잃기 쉽다.

또한 계산기 구조는 습관적으로 반도체 회사에서 설계, 제각된 표준 집적회로로 구성된 시스템으로 다루어지며 이런 회로의 사양작성 및 설계에 대한 내용은 다루어 지지 않고 있다.

그러므로 교과과정에서 device physics 및 집적회로와 digital system 구조 및 계산공학이 전혀 다른 분야로 학생들에게 인식되어져 있다.

그러므로 microelectronics와 system 두 분야사이의 상호 유기적 관계가 이뤄지지 않는 취약점을 교과 과정이 갖고 있다.

그림 5는 전자산업의 4 가지 변혁기를 나타내고 있다.⁽⁶⁾

전자회로 설계시대는 1947년 트랜지스터 발명으로부터 시작되었고 1959년도의 집적회로 개발은 논리설계의 새로운 세대로 인도 하였다.




그림 5. 전자산업 기술의 변혁

VLSI의 시작과 더불어 microelectronics 분야의 선도적 기술은 시스템 집적화까지 가능케 할 것이다.

이러한 새 시대의 전자공학의 교과과정은 시스템을

실리콘 칩(chip)속에 집적회로화하는 능력을 갖출 수 있도록 교육 내용의 변혁이 있어야 하겠다.

외국 대학의 VLSI 교육

미국의 몇 개 대학에 개설되어 있는 VLSI 관계 교과목중 semiconductor physics oriented 교과목을 제외한 교과목수가 표 2에 표시되어 있다.⁽⁷⁾

국내 대학과 비교하여 보면 많은 교과목이 개설되어 있음을 알 수 있다.

이들 교과목의 자세한 내용은 참고문헌 7을 보면 알 수 있듯이 실험실습과 설계 위주로 되어 있다.

표 2. 미국의 몇 개 대학에 개설된 VLSI 관계 교과목수

School	Number of Courses
Stanford U.	12
MIT	10
U. C. Berkeley	8
U. Minnesota	7
Caltech	6

1981년까지 모두 60개 대학에서 VLSI course가 개설되어 약 1800명이 이 교과목을 수강하였으며 미국내 총 전자공학과 졸업생의 20% 정도가 반도체에 관계하는 설계, 제조기술 분야에 종사할 것으로 예상되고 있다.⁽⁸⁾

1979년 최초로 미국내 9개 대학교가 참가한 VLSI 설계가 multi-University, multi-Industry project로 성공리에 수행되었다.

표 3에서 보는 바와 같이 82개의 VLSI system이

표 3. MPC 79 내용

Fall of 1979					
82 VLSI System Designs					
(124 Designers)					
9 Universities					
MIT, Caltech, Stanford, U. of Illinois,					
U. of Rochester, CMU, U. C. Berkeley,					
U. of Washington, U. of Colorado.					
Fall of 1979					
	Sep	Oct	Nov	Dec	Jan
Lecture	6-7 Weeks				
Design	6-7 Weeks				
Fab & Packaging	29 days				

학생들에 의해 설계되어 가공 조립된 후 동작 특성이 측정 평가되었다.¹⁹⁾

MPC 79로 알려진 위의 연구계획은 각 대학에서 124 명의 설계자가 설계한 디자인 파일 (design file) 이 국방성의 Arpanet를 통해 제록스 (Xerox) 연구소로 전송되었다.

그후 제록스 CAD 시스템은 전자 우편을 통해 자동적으로 입력된 파일을 다중류 칩 (multi project chip) 사양에 맞게 작성하여 전자빔 마스크에 적합하게 변환하였다. 전자빔 마스크는 micro mask에서 제조되었다.

Hewlett-Packard사에서 이 칩을 제조, 가공하였고 웨이퍼를 개별적인 칩으로 분리하여 설계자에게 보냈다.

이 과정은 그림 6에 간단히 설명되어 있다.¹⁰⁾

MPC79 Flowchart:




그림 6. MPC 79 연구 계획의 흐름도

1980년 봄학기에 이와 비슷한 연구가 12개 대학이 참가하여 171개의 VLSI 설계가 500\$/design의 저렴한 비용으로 표 4와 같이 수행되었다.

호주에서도 1982년 Commonwealth Scientific and Industrial Research Organization (CSIRO)의 지원을 받아 각 대학에서 40 명의 학생들이 참가한 MPC 계획이 수행되었다.¹¹⁾

영국에서는 1981년부터 Science and Engineering

표 4. MPC 580 내용

MPC 580	
171 Designs (220 designers)	
12 Universities	
MIT, Caltech, Stanford, CMU, U. C. B.	
U. of Col, U. of Illinois, U. of Wash,	
U. of Rochester, UCLA, Wash. U., U. S. C.	
XEROX ; VLSI Implementation system	
DARPA ; Network Communication	
MICRO MASK ; E-beam Mask	
HP ; Wafer Fabrication	
System Concept : Custom Package.	
\$500/Project	
SPRING 1980	
	Jan Feb Mar Apr May June July
VLSI Course	----- -----
Work	----- -----
Design File	----- -----
Mask	----- -----
1st Wafer	----- -----
Shipment	----- -----
	30 ↑
	6 ↑
	9 ↑
	14 ↑

Research Council (SERC)의 지원으로 MPC 계획이 시작되었다.¹²⁾

자세한 내용은 표 5에 설명되어 있고 이러한 MPC project는 성공리 계속적으로 확대 실시되고 있다.

표 5. 호주와 영국에서의 MPC 실현 내용

Multi Project Chip Concept Implementation	
<u>Australia</u>	
Sponsor	: Commonwealth Scientific and Industrial Research Organization (CSIRO)
Year	: 1982
Number of Designer	: 40
<u>Britain</u>	
Sponsor	: Science and Engineering Research Council (SERC)
Year	: 1981
Number of Designer	:
Technology	: NMOS 5 μm Si Gate
Rutherford and Appleton Lab	: GAELIC on PRIME 750
	Networking
	E-beam Mask
Wafer Fab	: Edinburgh University.

반도체 공동 센터

국내 대학에서 VLSI에 대한 교육은 전혀 행해지지 않고 있으며 간단한 집적회로 정도도 설계, 제작치 못하고 있는 실정이다.

그러므로 장래 VLSI의 연구와 산업화에 필요한 고급 인력 양성이 불가능해질 뿐만 아니라 우리나라 전자공업의 진흥에 큰 지장을 초래하게 될 것이다.

반도체 단계 교과과정 분석결과인 표 6 과 같은 문제점이 해결되지 않고는 국내 VLSI 기술의 큰 발전은 기대하기 어렵다.

대략은 졸업한 후 VLSI 분야에서 일할 인력의 수적 팽창만 고려할 것이 아니라 이의 질적 향상에도 정부, 산업체 모두 참여하여 대책을 수립해야 할 것이다.

미국과 영국에서는 일찍부터 정부의 지원 아래 대학에 설립된 Industry/University Cooperative Research Center를 통해 고급인력 양성과 연구가 이뤄지고 있다.

표 6. 국내 대학의 마이크로일렉트로닉스 교육의 문제점

문제점
1) 반도체 물성론 중심 교과목 운영
1) 산업체 수요에 대응한 교과과정의 첨단화 미달
3) 반도체 실험실습 절대 부족
4) 인접과목과의 유기적 관계 없음
5) 반도체 설계 위주의 교과목 없음
“과학기술 교육의 진흥을 위해 정부는 기초 과학 교육을 확충하고 실험 실습과 실기 중심의 교육을 정착시키며 고급 기술 인력의 양성으로 우리 경제의 국제 경쟁력을 키워 나가는데 공헌할 수 있도록 유도해 나갈 것입니다.”
- 1983년 대통령의 국정연설중 과학기술 교육에 대한 내용 -

표 7 과 표 8 의 시설은 모든 대학이 공동으로 이용할 수 있도록 운용되고 있는 것이 특징이다.

특히 영국의 CAD는 세계에서 처음 network로 구성되어 대학들이 매우 활발히 이용하고 있는데 soft-

표 7. 미국의 대학 및 산업체 공동 microelectronics 시설

Facility Name	Location	Budget (\$)	Sponsor
Center for Integrated System (CIS)	Stanford U.	40×10 ⁶	Government & Industries
Microelectronic and Computer Technology Corp (MCC)	U. Texas	?	11 Corporate Sponsors
Microelectronics Center for North Carolina (MCNC)	U. North Carolina	24.4×10 ⁶	North Carolina State
Microfabrication Laboratory	U. C. Berkeley	Equipment 4.3×10 ⁶	California State, Industries
CAD Center	U. C. Berkeley	Equipment 10×10 ⁶ Building 8.5×10 ⁶	California State
Microcontamination Control Research Center	U. Arizona	?	N. S. F. Industries
National Research and Resources Facility for Submicron Structures	Cornell U.	Equipment 3.4×10 ⁶	N. S. F. Industries

표 8. 영국의 microelectronics 공동 시설

Research Facility	Location	Sponsor
III-V Semiconductor Research	Sheffield University	Science and Engineering Research Council (SERC)
Ion Implantation Research	Surrey University	SERC
Silicon Processing & Fabrication Bipolar, PL, NMOS	Southampton University	SERC
National interactive CAD Facility	Rutherford and Appleton Laboratories	SERC
Electron Beam Lithography	Rutherford and Appleton Laboratories	SERC
Silicon VLSI Fabrication CMOS, NMOS	Edinburgh	SERC

ware와 hardware의 유지보수가 용이하며 시설 운영 경비가 절약되는 잇점도 있다.

표 6에서 지적된 문제점들을 개선시키기 위해서는 우리나라도 표 7 및 표 8과 같은 공동시설을 설립해야 할 것이다.¹¹³⁾

이 반도체 공동센터는 표 9와 같은 성격으로 전국 각 대학교의 학생 실습 및 교수 연구가 자유롭고 균등하게 이뤄지도록 독립법인체로 설립되는 것이 바람직하다.¹¹⁴⁾

표 9. 국내 대학에서의 VLSI 교육을 위한 공동 시설

반도체 공동 센터	
목적:	전국 모든 대학(교) 학생의 반도체 실습 교육과 교수 연구
내용:	실리콘 집적회로 가공 제조 기술, 복합 반도체 기술
예산:	기자재 구입과 건물 약 80억원
형태:	독립법인체(시설 이용이 자유롭고 운용관리 효율적)
지원:	정부와 산업체
이문기:	대학 학생실습과 교육을 위한 초대형 집적회로 설계와 제조시설 설립, 1983년 3월 23일
대한전자공학회:	대학 공동 반도체 연구센터의 설립에 대한 제안, 1984년 4월 6일

이 시설이 어느 특정 학교의 부속 연구소화한다면

이용하기가 매우 어렵고 운용관리 또한 곤란하여 공동 시설로서의 역할이 불가능 해진다.

이 센터는 정부의 해당 부처와 산업체가 대학의 VLSI 교육환경이 전자공업 성장에 미치는 영향이 막대함을 인식하여 확고한 신념아래 전국 대학을 위한 공동시설로 적극 지원되어야 할 것이다.

끝 맺 음

과거 십여년 동안 microelectronics 기술의 발전은 혁명적이라고 할 수 있을 정도로 급속히 이뤄졌다.

국내에서도 전자산업이 급성장을 하고 있으며 특히 반도체 산업에 대한 투자가 천문학적 숫자로 이뤄지고 있다.

전국 각 대학교에 4780명의 신입생이 전자공학에 입학하고 있으며 이들이 microelectronics 계통에서 일할 인력이라고 생각한다면 이들에 대한 교육내용도 기술변혁에 맞추어 혁신되어야 할 것이다.

대학에서 집적회로의 설계, 제작실험실습을 교과과정에 반영하고 교과과정을 첨단기술에 대처할 수 있도록 개선해야 된다.

예를 들면 부록과 같은 VLSI 분야 과목을 신설하여 VLSI system design과 통신, 계산기, consumer electronics 등이 그림 7과 같이 유기적인 상호 협동적 관계를 유지해야 한다.

그러므로써 시스템을 VLSI화 하는 설계 능력을 갖




그림 7. VLSI와 타교과목과의 연관

표10. VLSI 교육 개선책

<u>끝맺음</u>
<p><u>대 학</u></p> <ul style="list-style-type: none"> • 교과과정의 첨단화 • 집기회로 설계 제작 실험실습을 교과과정에 반영 • 설계자동화 시스템 및 소프트웨어 공동 활용 <ul style="list-style-type: none"> - CAD Network • 반도체 업체와 밀접한 관계유지 - 인력양성 <p><u>정부 및 산업체</u></p> <ul style="list-style-type: none"> • 반도체 공동실습센터 설립 지원 • 반도체 업체의 첨단기술연구에 대학의 고급인력확용 • 정부 산하 연구소의 첨단기술 연구에 대학 참여 유도 • Multi project chip(MPC) 계획 국제 과제화

추머 대단위 시스템의 문제점을 이해할 수가 있다.

또한 이들은 대단위 복합 VLSI를 설계하며 simulation 하는데 필요한 고도로 발달된 계산기 응용기술도 갖추어야 한다.

고급 기술인력인 박사학위 소지자중 81%가 대학에 속해 있는 실정이므로 이들을 효율적으로 첨단 기술에 참여시키면 경제적으로 연구를 수행할 수 있음을 국가적 차원에서 인식해야 할 것이다. 대학에 있는 고급 인력을 활용하여 국가의 첨단기술 과제를 수행한다면 이는 또한 첨단기술 인력도 양성되는 이중의 효과를 얻을 수 있다.

우리 나라의 VLSI의 설계 능력을 대학 교육과정에서 multi project chip(MPC) 개념을 도입하여 설계본위의 실습을 할 수 있어야 할 것이다.

거국적인 인문대식 미래 지향적 계획을 세워 적극 추진한다면 우리 나라의 VLSI 설계기술자 양성에 큰 공헌을 할 수 있으며 이의 파급효과는 전자공업 전반에 걸쳐 무한하다.

1985년부터 MPC 계획이 수행되고 반도체 공동센터가 설립되어 국내 대학의 VLSI 교육이 성공적으로 정착되어 전자공업 발전에 밑받침이 되기를 바란다. *

부 록

VLSI 관계 교과목의 한 예

VLSI System

- Computer Aided Graphics
- Computer Architectures

- Structural Digital System Design
- Synthesis of Digital system
- Structure with software
- Floor plan
- Placement and Routing
- Gate level simulation
- Register level simulation
- and Functional simulation
- Circuit configuration
- Design for testability

VLSI Technology

- VLSI Process :
- Photoengraving
 - Growth, Deposition, Diffusion
 - Implantation and annealing
 - Plasma deposition and Etching
 - Advanced MOS Tr Models
 - Advanced Bipolar Tr Models
 - Scaling and submicron structure
 - Process complexity and yield
 - Three dimensional technologies

Analog MOS Integrated Circuit Design

- o Semiconductor MOS transistor Model
- o Fabrication and computer aided layout
- o Basic circuit building blocks
- o Computer aided circuit analysis
- o Operational amplifier
- o Large signal consideration (transient response and distortion)
- o Noise
- o Voltage reference sources
- o Comparator
- o A/D and D/A converters
- o PCM encoder and decoder
- o Switched capacitor
- o Detailed device physics and higher models
- o Design Project

Integrated Circuit Fabrication Technology

Laboratory fabrication of Simple MOS and Bipolar integrated circuits.

The emphasis is on practical aspects of IC fabrication including:

- wafer clearing
- photoengraving
- chemical etching
- oxidation
- diffusion, ion imolantation
- chemical vapor deposition
- vaccum evaporation
- device parameter extraction and characterization

MOS Digital Circuit Design

- Simple MOS Transistor theory
- Inverter Circuit
- MOS processing and design rule
- Combinational logic
- Static and Dynamic logic
- Synchronous sequential logic
- Circuit design with MOS
- MOS memory circuit
- Hierarchical design
- Design for testability
- Computer Aids to design
- Design project

參 考 文 獻

- [1] Business Week: Now, A Machine that can Design Chips-FAST, June, 4, 1984.
- [2] 전자공업 편람: 전자공업진흥회, 3. 18, 1983.
- [3] Arthur L. Robinson: Are VLSI Microcircuits Too Hard to Design?, Science 209, 4453, pp. 259-262, July, 1980
- [4] 이상배: 전자공학 교육과정 현황, 대한전자공학회 하계학술대회, 전주, 7. 21, 1984.
- [5] 이광형, 이상배: 전자공학과 실험 교과과정 분석, 대한전자공학회 하계학술대회, 전주, 7. 21, 1984.
- [6] Arthur L. Robinson, "Electronics and Employment", in T. Forester, Ed., The Microelectronics Revelation, MIT Press, Cambridge, Mass., pp. 318, 1981.
- [7] Saeyoung Ahn: Carricular Survey in Electrical & Electronics Engineering, Korean Scientists and Engineers Association in America, May, 1983.
- [8] M.E. Van Valkenburg: Curriculum Trends Education News Spplement to IEEE, 1981,
- [9] 이문기: 미국 대학에서의 VLSI 연구, 대한전자공학회잡지, 10, 1, pp. 19-22, 1983.
- [10] L. Conway, et al.: Implementation Documentation for the MPC79 Multi-University Multi Project Chip Set, Xerox System Science Laboratory, 1980.
- [11] Semiconductor International, July, 1982.
- [12] VLSI Design, Jan/Feb, 1982.
- [13] 이문기: 대학 학생 실습과 교육을 위한 초대형 집적회로 설계와 제조 시설 설립. 연세대학교 3월 23일, 1983년.
- [14] 대한전자공학회: 대학 공동 반도체연구센터의 설립에 대한 제안, 4월 6일, 1984년.

◆ 用 語 解 說 ◆

애널로그傳送과 디지털傳送(analog, digital)

電話의 音聲信號는 연속적으로 복잡한 변화를 하는데 현재 電話의 送受信에서는 이 변화에 따라서 電流나 電壓을 변화시켜 상대방에 보내고 受信側에서는 그것을 音聲信號로 재생하는 방법을 쓰고 있다. 이것은 애널로그(相似)傳送이라고 한다.

이에 대해서 디지털이란 「計數的」이라는 뜻으로, 연속적으로 복잡한 변화를 하는 電話의 音聲信號를 1秒間 8,000개로 잘게 나누어 그 순간마다의 音聲의 질이나 세기를 각각 1개당 8개의 펄스符號(8비트=1 또는 0의 8개의 연속부호=256중(2⁸)의 수나 어를 표시할 수 있다)로서 상대방에게 보낸다(64k비트/秒=8비트×8,000개).

受信側에서는 펄스의 유무를 읽어내어 원래의 音聲의 질이나 세기를 재현한다. 이와 같은 方式을 디지털傳送이라고 하며 音聲이외의 畫像이나 데이터 등의 情報에 대해서도 같은 傳送이 가능하다.

디지털傳送의 특징은 各種 通信을 같은 펄스符號로 다룰 수 있으므로 傳送路등의 共用이 가능하게 되고

또 펄스符號의 單位時間을 짧게 하면 할수록 동시에 大量의 通信을 할 수 있는 외에 펄스符號의 蓄積, 變換, 處理 등이 용이해서 異速度端末間의 通信이나 一時蓄積등도 가능해진다.

또 애널로그의 電流, 電壓의 변화를 傳送하는 경우 도중에서 외부로부터 電流의 영향을 받으면 雜音이 되는데 펄스符號의 경우는 도중에서 일그러져도 펄스의 유무를 알면 送受信號를 재생할 수 있기 때문에 通信品質이 좋다는 등을 들 수 있다.

RCIE(Restricted Code Identification Equipment)

規制對地識別裝置·電話網의 異常輻輳時에 重要 通話의 疏通을 확보하기 위하여 發信側交換機(LS 또는 TOS 階梯)로부터의 輻輳對地에 대한 出接續呼를 규제할 때 사용하는 裝置로, 規制한 輻輳對地의 다이얼 코우드와 規制量을 다이얼 操作에 의해서 지정할 수 있다. 동시에 10對地의 規制가 가능하며 規制量은 GN(一般群)을 25%, 50%, 75%, 90%, 95%, 100% 및 GN UR(優先群)을 100%에 설정할 수 있다.