

非理想的인 電壓 인버터 스위치 動作에 對한 分析 및 이를 利用한 스위치드-캐패시터 필터 設計 方法

(Analysis of Non-Ideal Voltage Inverter Switch and its Applications to Switched-Capacitor Filter Design)

李 芳 遠*, 朴 松 培**

(Bang Won Lee and Song Bae Park)

要 約

本論文에서는 VIS(voltage inverter switch)를 사용한 SCF(switted capacitor filter)에 있어서 VIS의 非理想的인 動作이 濾波器 特性에 미치는 影響을 濾波器를構成하는各 素子들의 變化로써 分析하는方法을 提示하였다.

또 위의 結果를 VIS가 없는 SCF의 경우에 應用함으로써 大部分의 SC(switted capacitor) 回路를雙次(bilinear) 變換된 領域에서 그 等價回路를 쉽게 求할 수 있어 SCF의 分析이 容易하고, 높은 動作周波數를 갖는 SCF를 적은 數의 能動 素子로 具現할 수 있는 方法에 對해 記述하였다.

그리고 低域 通過 濾波器와 帶域 阻止 濾波器를 實驗하여 그 結果가 理論值와 잘 一致함을 보였다.

Abstract

This paper proposes a method of analysing the effect of non-ideal VIS (Voltage Inverter Switch) operation on SCF characteristics.

In the special case of the VIS realized with only one switch, equivalent circuits of the elements proposed in [1], [2], [3] are obtained from the above results.

Applying these results, SCF's operating at higher frequency than the conventional ones can be implemented and the equivalent circuits of most SC circuits can be obtained.

Experimental results of a low-pass filter and a band-stop filter show good agreements with the theoretical characteristics.

I. 序 論

最近 數年間 MOS 스위치, 演算增幅器, 캐패시터들로 構成되는 SCF(switted capacitor filter)의 設計

方法들이 活潑히 研究되어 이미 많은 분야에 應用되고 있다. 그 例로 PCM用 CODEC 필터, 音聲合成器用 필터, DTMF(dual tone multiplexed frequency)用 필터 等이 있다.

이와 같은 SCF 設計 方法은 크게 두 種類로 구분되는 바, 이 中 하나는 VIS (voltage inverter switch)를 利用한 方法이고 다른 하나는 積分器를 利用한 方法이다. 前者の 方法은 같은 特性을 갖는 濾波器를 적은 面積의 칩(chip)에 集積화할 수 있고 實

* 正會員, 三星電子工業(株)

** 正會員, 韓國科學技術院 電氣及び電子工學科
(Dept. of Electrical Engineering, KAIST)

接受日字 : 1982年 6月 25日

驗值와 理論值가 動作 周波數까지 一致하는 長點이 있으나 集積化에 따르는 浮遊 캐패시턴스에 의한 影響이 커서 實用化에 이르지 못하고 있는 反面, 後者の 方法은 그 變換特性 및 演算 增幅器에 의한 感度 (sensitivity) 等의 制限때문에 그 動作 周波數가 100 KHz 以下에 그치고 있다.

VIS를 利用한 設計 方法에서의 VIS는 SCF 내의 거의 모든 電流를 制御하는 役割을 하는데 每 動作 周期마다 VIS 向端의 電壓을 샘플링하고 그 다음 순간에 그 샘플된 전압의 位相을 逆転시켜 전압을 내는 두動作을 하는바, 그 名各의 時間을 voltage sensing time, current flowing time이라 부르고 VIS 1, VIS 2로 表示한다.^{[1], [2]}

이런 VIS는 그 動作 原理에 따라 그림 1과 같이 VIS 1 때 電流가 흐르지 않는 型과 흐르는 型이 있다. 그 러나 이와 같은 VIS, 特히 參考文献^[3]과 같이 몇개의 MOS 트랜지스터와 캐패시터로 VIS를 具現한 경우 理想的인 VIS 動作은 不可能하다.

이 같은 非理想的 VIS動作은 SCF의 모든 特性에 影響을 주는 바.^{[3], [4]} 本 論文에서는 이 影響을 各 素子들의 變化로 把握하여 分析하는 方法을 提示하였다. 또 非理想的 VIS動作의 特殊한 경우로 VIS가 但只 하나의 開閉器로 되는 경우, 즉 VIS가 없는 回路에 對해 考慮함으로써 SC(switted capacitor)回路를 쉽게 分析, 設計하는 方法을 提示하였다.

序論에 이어 II章에서 非理想的 VIS動作이 一次 素




그림1. 電壓 인버터 스위치[1][3]

(a) 接地된 VIS, (b) 接地된 IVIS(Integrated-VIS), (c) VIS의 기호, (d) VIS의 표시

Fig. 1. Voltage inverter switch in [1] [3].

(a) Grounded VIS, (b) Grounded IVIS,
(c) A symbolic representation of VIS.




그림2. l개의 소자와 1개의 VIS로 구성된 임의의 루프

Fig. 2. Arbitrary loop composed of ℓ elements and a VIS.




그림3. 기본 타이밍 구성

Fig. 3. The basic timing scheme.

子 및 二次 素子^{[1], [2], [5]}에 미치는 影響에 對해 記述하였고, III章에서는 非理想的 VIS動作의 特殊한 경우로 VIS가 없는 SCF 素子들에 對해 記述하였다. IV章에서는 앞 章에서 論한 内容에 對한 應用, 그 使用例 및 實驗에 對해 記述하였다.

II. 非理想的인 VIS動作이 各 素子들에 미치는 影響

그림 2와 같이 ℓ 개의 素子들과 한개의 VIS로構成되는 任意의 루프(loop)에서 電流가 重疊됨이 없이 週期 T로 反復하여 흐를 때 그림 3과 같이 時間 t_n 을 다음과 같이 定義한다.^[1]

$$t_n = t_0 + nT \quad (1)$$

여기서 n 은 定數, t_0 는 어떤 任意의 時間, T는 動作 週期(operating period)이다.

또 SCF는 캐패시터와 스위치들만으로構成되는 回路이므로 理想的으로는 電流가 펄스形態가 되어 取扱하기 힘들다. 따라서 等價電流 $j(t_n)$ 을 VIS2 때 흐르는 電流 $i(t_n)$ 의 總電荷 $q(t_n)$ 으로 다음과 같이 定義한다.

$$j(t_n) = q(t_n)/T$$

$$= \frac{1}{T} \int^{(n+1)T} i(t) dt \quad (2)$$

그리고 $v_{ta}(t_n)$ 과 $v_{tb}(t_n)$ 을 각각 回路 電流가 흐른 後와 흐르기 前의 任意의 i 번째 素子 兩端의 電壓이라 定義하고, 그림 3에서와 같이 $v_{tb}(t_n^-)$ 을 VIS 1 ($t_{on} < t < t_{an}$) 時間과 VIS 2 直前($t = t_{an}$)의 電壓으로 細分하여 각각 $v_{tb}(t_n^-)$, $v_{tb}(t_n^+)$ 로 쓰기로 한다. [1], [2] 여기서 a , b 는 after와 before의 略字이다.

그림 2 와 같은 回路에 VIS1 과 VIS2 時間에 Kirchhoff 電壓 法則을 適用하면 각각

$$\sum_{i=1}^{\ell} v_{tb}(t_n^-) + v_{tb}(t_n^+) = 0 \quad (3)$$

$$\sum_{i=1}^{\ell} v_{ta}(t_n^-) + v_{ta}(t_n^+) = 0 \quad (4)$$

가 되고, 두 식을 합하면 다음과 같이 된다.

$$\begin{aligned} & \sum_{i=1}^{\ell} |v_{ta}(t_n) + v_{tb}(t_n^-)| + \\ & v_{tb}(t_n^-) + v_{ta}(t_n) = 0 \end{aligned} \quad (5)$$

여기서 等價電壓 $u_t(t_n)^{[1]}$ 과 電壓逆轉係數 σ , 不完全係數 δ 를 각각 다음과 같이 定義하여 식(5) 를 다시 쓰면

$$u_t(t_n) = \frac{v_{ta}(t_n) + v_{tb}(t_n^-)}{2} \quad (6)$$

$$\sigma \triangleq -\frac{v_{ta}(t_n)}{v_{tb}(t_n^-)} \quad (7)$$

$$\delta \triangleq \frac{1 - \sigma}{2} \quad (8)$$

$$\sum_{i=1}^{\ell} u_t(t_n) + \delta v_{tb}(t_n^-) = 0 \quad (9)$$

가 된다.

理想的인 VIS 動作의 경우에는 電壓逆轉係數 $\sigma = 1$ 즉 不完全係數 $\delta = 0$ 이므로 식(9)의 두번째 항이 없어진다. 그러나 이런 理想的 VIS 動作은 實在의 回路에서는 不可能하다. 特히 VIS를 몇 개의 MOS트랜지스터 캐패시터로 實現하였을 때는 參考文獻^[3]에서 指摘한 바와 같이 完全한 電壓逆轉이란 不可能하다. 이와 같은 非理想的인 VIS의 動作은 SCF의 모든 特性에 影響을 주는바^{[3], [4]} 지금부터 이 動作이 각 素子들에 미치는 影響에 對해 記述하고자 한다.

1. 一次素子

參考文獻[1] 과 같이 一次 素子는 $v_a(t_n^-)$ 가 바로 前週期의 VIS 2 時間의 電壓 $v_a(t_n^-)$ 에 의해 定해지는

素子로 다음과 같은 關係式이 주어진다.

$$v_{tb}(t_n^-) = \alpha_{ti} v_{ta}(t_n^-) \quad (10)$$

여기서 α_{ti} 는 i 번째 素子의 一次 電壓係數이다.

식(10)을 식(3)과 식(6)에 代入하고 그 結果를 z -變換하면

$$V_{tb}(z) = -\sum_{i=1}^{\ell} \alpha_{ti} V_{ta}(z) z^{-1} \quad (11)$$

$$U_t(z) = \frac{1 + \alpha_{ti} z^{-1}}{2} V_{ta}(z) \quad (12)$$

가 되고, 두 式에서 $V_{ta}(z)$ 를 消去하면

$$V_{tb}(z) = -\sum_{i=1}^{\ell} \frac{2 \alpha_{ti} z^{-1}}{1 + \alpha_{ti} z^{-1}} U_t(z) \quad (13)$$

가 된다.

위 結果를 식(9)에 대입하여 z -變換하면

$$\sum_{i=1}^{\ell} U_t(z) \left\{ 1 - \frac{2 \alpha_{ti} z^{-1}}{1 + \alpha_{ti} z^{-1}} \delta \right\} = 0 \quad (14)$$

가 된다. 여기서 非理想的인 VIS 動作時 一次 素子의 等價電壓을

$$U'_t(z) \triangleq U_t(z) \left\{ 1 - \frac{2 \alpha_{ti} z^{-1}}{1 + \alpha_{ti} z^{-1}} \delta \right\} \quad (15)$$

와 같이 定義하면 식(14)는 아래와 같이 된다.

$$\sum_{i=1}^{\ell} U'_t(z) = 0 \quad (16)$$

이는 一次 素子의 等價電壓을 식(16)과 같이 定義하면 퀼히호프의 電壓 法則이 滿足된다는 것을 意味한다.

그리고 VIS 2 時間에 있어서 一次 素子에 對한 電壓 關係式은

$$v_{tb}(t_n) = \beta_{ti} v_{ta}(t_{n-1}) \quad (17)$$

과 같고, 任意의 i 번째 素子의 캐패시턴스가 C_i 라면 等價電流 $j(t_n)$ 은 다음과 같다.

$$j(t_n) = \frac{1}{2R_{ei}} \left\{ v_{ta}(t_n) - \beta_{ti} v_{ta}(t_{n-1}) \right\} \quad (18)$$

여기서 β_{ti} 는 i 번째 素子의 一次 電流係數이고, R_{ei} 는 i 번째 素子의 等價抵抗으로 $R_{ei} \triangleq \frac{T}{2C_i}$ 로 定義

된다.

식(18)을 z -變換을 하고 식(15)으로 부터 i 번째 素子의 임피던스를 求하면 다음과 같다.

$$Z_i(z) = \frac{U'_i(z)}{J(z)} = \frac{U_i(z)}{J(z)}$$

$$\left\{ 1 - \frac{2\delta\alpha_{ii}z^{-1}}{1+\alpha_{ii}z^{-1}} \right\} \quad (19)$$

식(19)의 두번재 항은 非理想的인 VIS動作으로 생긴 항이며, i 번째 素子들이 受動素子로써 實現된다면 α_{ii} , β_{ii} 는 다음과 같은 式이 成立된다.

$$|\alpha_{ii}| \leq 1$$

$$|\beta_{ii}| \leq 1$$

$$|\alpha_{ii}| + |\beta_{ii}| \neq 0$$

식(19)를 雙一次 變換을 하여 參考文獻[1]에서 提示한 有用한 一次素子에 適用하면 且 1과 같다. 여기서 R_e 는 各 素子를 캐패시턴스 C로 實現하였을 때

$$R_e \triangleq -\frac{T}{2C}$$

로 주어지는 等價抵抗이다.

표 1. 일차 소자들에 대한 非理想的 VIS에 의한 영향

Table 1. Non-ideal VIS effect on the first order elements.

SC-Realization	IDEAL VIS	NON-IDEAL VIS
	R_e	R_e
	$1/R_e$	$\delta R_e \parallel 1/R_e (1-\delta)$
	R_e	$\delta R_e \parallel R_e (1-\delta)$
	UE/R_e	$\delta R_e \parallel UE/R_e (1-\delta)$
	$2R_e$	$2(1-\delta)R_e$
	$2R_e$	$2(1-\delta)R_e$

2. 二次素子

一次 素子와 같이 VIS 1時間에서의 二次 素子에 對한 電壓 關係式은

$$v_{ta}(t_n^-) = \alpha_{ii} v_{ta}(t_{n-1}) + \alpha_{i2} v_{ta}(t_{n-2}) \quad (20)$$

과 같다.^[1] 여기서 α_{ii} , α_{i2} 는 各各 任意의 i 번째 素子의 一次 電壓係數, 二次 電壓係數이다.

식(20)를 식(3)과 식(6)에 代入하고 그 各各의 結果를 z -變換하면 다음과 같다.

$$V_{ta}(z) = -\sum_{i=1}^{\ell} (\alpha_{ii} z^{-1} + \alpha_{i2} z^{-2}) V_{ta}(z) \quad (21)$$

$$U_i(z) = \frac{1 + \alpha_{ii} z^{-1} + \alpha_{i2} z^{-2}}{2} V_{ta}(z) \quad (22)$$

식(21)과 식(22)에서 $V_{ta}(z)$ 를 消去하고 그 課果를 식(9)의 z -變換에 代入하면

$$\sum_{i=1}^{\ell} U_i(z) \left\{ 1 - \frac{2\delta\alpha_{ii}z^{-1} + 2\delta\alpha_{i2}z^{-2}}{1 + \alpha_{ii}z^{-1} + \alpha_{i2}z^{-2}} \right\} = 0 \quad (23)$$

가 된다.

여기서 非理想的인 VIS動作에 의한 二次 素子의 等價電壓을 다음과 같이 定義하면 식(23)은 식(25)와 같아 된다.

$$U_{i2}(z) \triangleq$$

$$U_i(z) \left\{ 1 - \frac{2\delta\alpha_{ii}z^{-1} + 2\delta\alpha_{i2}z^{-2}}{1 + \alpha_{ii}z^{-1} + \alpha_{i2}z^{-2}} \right\} \quad (24)$$

$$\sum_{i=1}^{\ell} U_{i2}(z) = 0 \quad (25)$$

또 一次 素子에서와 같은 方法으로 VIS 2時間에 캐패시턴스가 C_i 인 i 번째 素子에 흐르는 等價電流 $j(t_n)$ 를 求하면

$$j(t_n) = \frac{1}{2R_{e2}} \cdot$$

$$\left\{ v_{ta}(t_n) - \beta_{ii} v_{ta}(t_{n-1}) - \beta_{i2} v_{ta}(t_{n-2}) \right\} \quad (26)$$

과 같이 되고, 이를 z -變換한 다음 식(24)에서 i 번째 素子의 임피던스를 求하면 다음과 같다.

$$Z(z) = \frac{U_{i2}(z)}{J(z)} = \frac{U_i(z)}{J(z)} \cdot$$

$$\left\{ 1 - \frac{2\delta\alpha_{ii}z^{-1} + 2\delta\alpha_{i2}z^{-2}}{1 + \alpha_{ii}z^{-1} + \alpha_{i2}z^{-2}} \right\} \quad (27)$$

여기서 β_{ii} , β_{i2} 는 各各 任意의 i 번째 素子의 一次

電流係數, 二次 電流係數이고, 이 素子를 단지 受動 素子만으로 實現하였다면 各 係數들 사이에는 다음과 같은 式이 成立한다.

$$|\alpha_{11}| \leq 1 \quad (28)$$

$$|\alpha_{12}| \leq 1 \quad (29)$$

$$|\beta_{11}| + |\beta_{12}| \leq 1 \quad (30)$$

$$|\alpha_{12}| + |\beta_{12}| \neq 0 \quad (31)$$

여기서 β_{11} 과 β_{12} 는 素子의 構造에 의해 그 關係가 定해지는 從屬 變數이다.

식(27)을 雙一次 變換하여 共振 周波數가 1인 LC 並列 共振 素子에 適用하면 표 2와 같다.

표 2. 非理想的 VIS의 2 차 소자들에 대한 영향

Table 2. Non-ideal VIS effect on the second order elements.

SC - Realization	IDEAL VIS	NON-IDEAL VIS

표 1과 표 2에서와 같이 非理想的 VIS動作이 各 素子들에 미치는 影響은 但只 直列抵抗만을 追加하게 되는 바, δ 값이 正 즉 VIS가 sense한 電壓이 그 다음 時間에 내는 逆轉된 電壓보다 클 경우에는 追加되는 抵抗 成分은 正의 값이 되고 δ 값이 負일 경우에는 그 값이 負가 됨을 알 수 있다.

이와 같은 非理想的 VIS動作의 影響은 그 VIS가 속해 있는 루프 内의 모든 素子에 同一하게 미치게 되므로 이를 考慮하여 濾波器의 各 루프를 設計하여야 한다.

또한 이런 非理想的 VIS動作은 一次 素子와 二次 素子의 等價電壓에도 식(15)와 식(24)와 같이 影響을 주므로 入出力段의 設計에 注意하여야 한다. 그러나 入出力段이 抵抗으로 된 경우에는 電壓係數가 0이므로 非理想的 VIS에 관한 考慮가 必要없다.

III. VIS가 없는 SCF

1. 素子들

앞 章에서 言及한 非理想的 VIS動作의 特殊한 경우로 電壓 逆轉係數 σ 가 0이 되는 경우에는 VIS 가

표 3. 非理想的 VIS의 SC 소자들에 대한 영향 및 그 특수한 경우

Table 3. Non-ideal VIS effect on SC elements and its special case.

Ideal VIS	Non-ideal VIS	Special Case of NVIS $\delta = \frac{1}{2}$

但只 開閉器와 같은 役割을 하므로 이 開閉器를 各 素子의 開閉器로 代身하면 VIS 가 없는 SCF를 分析, 設計할 수 있을 것이다. 이 경우 不完全係數 $\delta = \frac{1}{2}$ 이므로 一次 素子 및 二次 素子의 雙一次 變換領域에서의 等價回路는 표 3과 같다.

또 非理想的 VIS動作에 의해 定義되는 一次 素子의 等價 電壓은 식(12)와 식(15)에 의해 아래와 같이 된다.

$$U_1(z) = U(z) \left(1 - \frac{2\delta\alpha z^{-1}}{1+\alpha z^{-1}} \right)$$

$$= U(z) \frac{1}{1+\alpha z^{-1}}$$

$$= \frac{1}{2} V_a(z). \quad (32)$$

마찬가지로 二次 素子의 等價電壓도

$$U_2(z) = \frac{1}{2} V_a(z) \quad (33)$$

가 된다.

식(32)와 식(33)으로 부터 어떤 素子의 等價電壓은 非理想的 VIS의 경우에는 電流가 흐르기 以前(VIS 1




그림4. 접속물로 사용한 유닛트 엘리먼트

(a) 회로도, (b) 회로구조, (c) 클러킹 방식,
(d) (a)의 등가 회로

Fig.4. Unit element as an interface.

(a) Circuit diagram, (b) SC-realization,
(c) Clocking scheme, (d) An equivalent
circuit of (a).

때)의 電壓과 電流가 흐른 後(VIS 2 때)의 電壓의 平均值로 주어지지만, VIS가 없는 SC回路網에서는 但只 電流가 흐른 以後의 電壓으로 定義되는 것을 알 수 있다. 이와 같은 事實은 入出力段을 設計할 때 매우 重要한 것이 된다.

2. 유닛트 엘리먼트(U. E.)

그림 4와 같이 U. E. 를 VIS를 包含하고 있는 回路網과 VIS를 包含하고 있지 않는 回路網의 接續物로서 使用할 수 있는데 이 때의 電壓, 電流 關係式은 z - 領域에서

$$2R_e J_1(z) = V_{1a}(z) - z^{-\frac{1}{2}} V_{2a}(z) \quad (34)$$

$$2R_e J_2(z) = V_{2a}(z) - z^{-\frac{1}{2}} V_{1a}(z) \quad (35)$$

로 주어진다. 여기서 $R_e \triangleq \frac{T}{2C}$ 이다.

식(12), (32), (33)로 부터 포트 1과 포트 2의 等價電壓은 다음과 같이 定義된다.

$$U_1(z) = \frac{V_{1a}(z)}{2} \quad (36)$$

$$U_2(z) = \frac{V_{2a}(z) + z^{-\frac{1}{2}} V_{1a}(z)}{2} \quad (37)$$

식(34), (35), (36), (37)로 부터 $V_{1a}(z)$ 와 $V_{2a}(z)$ 를 消去하여 整理하면

$$\begin{aligned} U_1(z) &= \frac{U_2(z)}{2z^{-\frac{1}{2}}} - R_e \\ &\quad - \frac{R_e}{2z^{-\frac{1}{2}}} J_2(z) \end{aligned} \quad (38)$$

$$\begin{aligned} R_e J_1(z) &= \frac{1-z^{-\frac{1}{2}}}{2z^{-\frac{1}{2}}} U_2(z) \\ &\quad - \frac{1+z^{-1}}{2z^{-\frac{1}{2}}} R_e J_2(z) \end{aligned} \quad (39)$$

가 되고 이를 メ이트릭스 型態로 고쳐쓰면 다음과 같다.

$$\begin{bmatrix} U_1(z) \\ J_1(z) \end{bmatrix} = \frac{1}{2z^{-\frac{1}{2}}} \begin{bmatrix} 1 & R_e \\ 1-z^{-1} & 1+z^{-1} \end{bmatrix} \begin{bmatrix} U_2(z) \\ -J_2(z) \end{bmatrix}$$

식(40)을 雙一次 變換하면

$$\begin{bmatrix} U_1(\psi) \\ J_1(\psi) \end{bmatrix} = \frac{1}{\sqrt{1-\psi^2}}.$$

$$\begin{bmatrix} \frac{1+\psi}{2} & \frac{1+\psi}{2} R_e \\ \frac{\psi}{R_e} & 1 \end{bmatrix} \begin{bmatrix} U_2(\psi) \\ -J_2(\psi) \end{bmatrix} \quad (41)$$

가 되고, 이를 意味를 같도록 다시 고쳐쓰면

$$\begin{bmatrix} U_1(\psi) \\ J_1(\psi) \end{bmatrix} = \begin{bmatrix} 1 & \frac{R_e}{2} \\ 0 & 1 \end{bmatrix} \frac{1}{\sqrt{1-\psi^2}}.$$

$$\begin{bmatrix} 1 & \frac{R_e}{2}\psi \\ \frac{2}{R_e} & 1 \end{bmatrix} \begin{bmatrix} \frac{U_2(\psi)}{2} \\ -J_2(\psi) \end{bmatrix} \quad (42)$$

과 같다.

이 식은 VIS를 内包한 포트(port)의 等價 電壓이 半으로 되어 있는 바, 이를 식(6)과 같이 定義한 等價電壓을 식(43)과 같이 다시 定義하거나 이와 等價한 方法으로 等價 抵抗을 식(44)와 같이 定義함으로써 普通의 2-포트 回路網과 같이 취급할 수 있다.

$$U'_z(t_n) \triangleq \frac{v_a(t_n) + v_b(t_n)}{4} \quad (43)$$

$$R'_e \triangleq \frac{T}{4C} = \frac{R_e}{2} \quad (44)$$

이와 같은 定義한 等價抵抗 R'_e 는 一般的인 等價抵抗 R_e 의 半이므로 그림 4 (b) 와 같이 VIS를 内包하는 포트에 속해 있는 素子들의 임피던스를 半으로 줄여 취급함으로써 普通의 U.E. 와 같이 使用할 수 있겠다.

IV. 應用 및 實驗

1. 應用

앞서 論한 VIS가 없는 SCF에 關한 考察은 一般的인 SC回路에 對한 分析에 使用할 수 있다. 例를 들면 그림 5 (a) 와 같은 回路은 많은 論文에서는 클릭周波數가 SCF의 核心 最高 周波數보다 훨씬 높다는 假定下에 等價抵抗으로 解析하거나,^[6] 周邊 素子들을 考慮하여 複雜한 回路網으로 解析하였다.^[7]

그러나 이를 표 3을 利用하여 그림 5 (b)처럼 直接 바꿈으로써 어떠한 外部 素子에도 相關없이 雙一次 變換 領域에서의 等價回路로 손쉽게 分析할 수 있겠다.




그림 5. SC 회로 분석 예

(a) 참고문헌[6], [7]에서 해석한 소자,

(b) 정확한 등가회로

Fig. 5. An example of SC analysis.

(a) The element described in [6], [7],

(b) An exact equivalent circuit.

또 표 3과 같이 VIS가 없는 경우에 各 素子들과 直列으로 생겨나는 抵抗은 濾波器의 特性에 많은 影響을 주는 바 이를 入出力의 抵抗終端 素子들로 吸收하여 設計한다면 이를 解決할 수 있겠다. 이 경우 U.E.를 그림 6 (a)와 같이 使用하여 入力段과 出力段을 分離한다면 더욱 높은 차수의 濾波器를 設計할 수 있다. 그 設計 例로 그림 6 (a)와 이를 實現한 그림 6




그림 6. SCF 설계 예

(a) 설계하고자 하는 회로,

(b) VIS 없이 구현한 SC 회로도,

(c) SC구조, (d) Clocking 방식

Fig. 6. A SCF design example.

(a) Desired circuit,

(b) Equivalent circuit of SCF without VIS,

(c) SC realization, (d) Clocking scheme.

(b)를 比較하여 各 素子에서 생겨나는 直列抵抗의 和 을 入力抵抗과 出力抵抗으로 吸收하여 設計하면 다음과 같은 식이 成立한다.

$$R_s = R'_s + R_t/2 + R_L/2 \quad (45)$$

$$R_T = R'_T + R_r/2 + R_z/2 \quad (46)$$

$$C'_s R'_s = C_t R_t = C_z R_z = C_r R_r = C'_T R'_T \quad (47)$$

그림 6 (c)는 그림 6 (b)를 SC回路로 實現한 것으로 캐패시터들의 값은 식(47)에 의해 定해진다. 그러나 이 경우 R'_T 兩端의 電壓을 出力電壓으로 샘플링하면 各 素子들에서 생기는 直列抵抗때문에 出力電壓이 減少하는 現象이 있다. 그림 6 (c)의 演算增幅器는 이를 补償하는 復削과 sample and hold의 역할을 한다. 또 U.E.를 實現한 C_z 에 必要한 開閉器는 주위의 開閉器로 代身하였다. 이 경우 $R'_s = R'_T =$

0 즉 SCF의 入力과 出力의 終端 抵抗를 각각의 루프내에 있는 素子들의 直列 抵抗의 합과 같게 하면 SCF에 必要한 全體의 캐페시터 數도 줄일 수 있다.

이와 같이 U.E.를 使用한 경우에는 한動作週期 内에 2개 以上의 클럭이 要求되지만一般的으로 R, L, C로만 構成되는 SCF에는 하나의 클럭 정도만 있으면 된다. 따라서 이와 같은 濾波器를 縱續으로 連結하여 全體의 濾波器를 構成하는 경우에는 演算增幅器는 단지 바퍼(buffer)의 구실을 하기 때문에 더욱 높은 周波數에서의 動作이 可能하다.

그러나 이와 같은 設計方法은 入出力의 終端抵抗이 각각의 루프에서 생기는 抵抗成分의 합보다 크거나 같아야 하는 制約條件이 따르는 短點이 있다.




그림7. SCF 설계 예

(a) 설계하고자 하는 회로

(b) SC 구조, (c) Clocking 방식

Fig.7. A SCF design example.

(a) Desired circuit, (b) SC realization,
(c) Clocking scheme.

다른 應用例로 그림 7과 같이 U.E.를 VIS를 包含하고 있는 루프와 VIS를 包含하고 있지 않는 루프의 接續物を 使用함으로써 SCF에 必要한 全體의 VIS數를 減少할 수 있다.^[8]

또 이와 같은 U.E.들은 超高周波 濾波器 設計 理論을 應用하면 共振周波數가 1로 固定되지 않는 LC並列共振回路를 그림 8과 같이 쉽게 實現할 수 있다.




그림8. LC 병렬 공진 회로: $Y_0 = C + 1/L$, $\Omega_0^2 = 1/LC$

Fig.8. LC parallel resonators: $Y_0 = C + 1/L$,
 $\Omega_0^2 = 1/LC$.




그림9. 저역 통과 여파기

(a) 实驗回路, (b) SC等価回路,

(c) SC구조, (d) 클럭킹방식

Fig.9. A low pass filter.

(a) A RLC filter, (b) Equivalent circuit of (a),
(c) SC realization, (d) Clocking scheme.

2. 實驗

그림 9(a)는 實驗한 포로타이프의 3 次 低域 通過 濾波器이다. 이를 SC回路로 實現하기 위해 앞서 言及한 바와 같이 各 素子들에게 생겨나는 抵抗成分의 합이 入力 및 出力의 終端 抵抗과 같이 되도록 그림 9(b)와 같이 設計하였다.

그림 9(c)의 C_2 는 U.E.를 實現한 것이고 이때 必要한 開閉器는 이와 連結되는 素子들의 開閉器로 代身하였다. C_3 의 値은 通過帶域에서의 減衰量이 0 dB가 되게 定하였다.

그림 9(d)는 그림 9(c)를 動作시키기 위한 클럭 케이지 다이아그램으로 한 動作週期에는 두개의 클럭 필스가 있는 바, 어는 U.E.를 使用하였기 때문으로 한 번은 入力側을 다른 한번은 出力側을 制御한다.

여기서 使用한 캐패시터의 比는 다음과 같다.

$$C_1 : C_2 : C_3 = 12 : 4 : 3$$

또 SCF는 모든 濾波器 特性이 캐패시터의 比로 주어지므로 實驗時에는 實驗 素子들에서 생기는 浮遊 캐




그림10. 그림 9의 實驗 결과

Fig. 10. Experimental result of the SCF shown in

Fig. 9.

캐시티스를 考慮하여 各各의 値을 $C_1 = 5 \text{ nF}$, $C_2 = \frac{5}{3} \text{ nF}$ 로 하였다.

그림10은 그 實驗結果로 理論值와 實驗值가 잘一致함을 보인다. 여기서 理論值은 式(44)에 의하여 各 캐




그림11. 대역 저지 여파기

- (a) 實驗 회로, (b) SC 등가 회로, (c) SC 구조,
- (d) Clocking 방법

Fig. 11. A band stop filter.

- (a) RLC filter circuit, (b) Equivalent circuit of (a), (c) SC realization, (d) Clocking scheme.

해 濾波器의 特性值를 求한 다음 逆雙一次 變換을 하여 實際의 周波數 領域에서의 値으로 求한 것이다.

그림11(a)는 帶域阻止 濾波器로 앞의 抵域 通過 濾波器와 같이 入出力의 終端 抵抗值를 各 루프의 素子들에서 생기는 抵抗들의 합과 같이 하였다.

그림11(c)의 C_1 은 sample and hold의 캐패시터로 그 値은 任意의 値이고, C_3 은 앞 實驗과 같이 U.E.를 實現한 것이고, C_2 의 値은 通過領域의 減衰量이 0 dB가 되도록 定하였다. 여기서 使用한 캐패시터의 比 및 實際의 値은 다음과 같다.

$$C_1 : C_2 : C_3 : C_4 = 3 : 6 : 1 : 3$$

$$C_1 = 10\text{nF}, C_2 = 20\text{nF}, C_3 = \frac{20}{3}\text{nF}, C_4 = 10\text{nF}$$

그림12는 動作 周波數가 10KHz일 때의 實驗 結果로 理第值와 實驗值가 잘一致함을 보여 준다(실제로 ±0.5dB 이내에서一致하였음).

이 두 實驗의 入出力에 使用되는 演算增幅器는 入力의 경우는 sample and hold의 구실을 하고 出力의 경우는 各 素子들에서 생기는 抵抗에 의한 減衰를 补償하는 役割 外 이와 같이 濾波器를 繼續 連結할 때




그림12. 그림 11의 실험 결과

Fig.12. Experimental results of the SCF shown in Fig. 11.

과의 役割도 한다.

이 實驗에서 使用된 開閉器와 演算增幅器는 CA4066 과 CA3140 였다.

V. 結論

SCF의 낮은 쪽의 動作周波數 限界는 演算增幅器의 바이어스 電流와 開閉器의 OFF抵抗에 의해 決定되는데 이는 大部分의 用途에는 지장이 없을 정도로 대단히 낮은 反面, 높은 쪽의 動作周波數 限界는 主로 演算增幅器에 의해 定해지는데 이를 높이는 것이 과제이다.

Fettweis氏가 提案한^[3] SCF 設計方法은 그 實驗值가 動作周波數領域까지 정확하게 設計할 수 있는 反面 한 動作週期內에 여러 개의 클럭이 必要하므로 SCF를 더욱 높은 周波數에서 動作시키지 못하는 要因이 되고 있다. 이와 같은 클럭의 大部分은 VIS動作에 필요한 것이므로 本論文에서 提示한 VIS가 없는 SCF 設計方法을 使用하여 한 動作週期內에 必要한 클럭의 數를 줄인다면 더욱 높은 周波數까지 SCF를 動作시킬 수 있겠다.

그리고 本論文에서는 非理想的な VIS動作의 影響을 표1과 표2에서와 같이 각 素子들의 變化로 分析하였기 때문에 全體濾波器에 미치는 影響을 等價回路로 고쳐 分析함으로써 손쉽게 이를 파악할 수 있겠다.

또 지금까지는 몇 가지의 特殊한 경우를 除外하고는 直觀에 의해 SCF의 等價回路를 구할 수 없었던 것을 本論文의 표3을 利用하여 大部分의 SC回路를 쉽게 等價回路로 바꿀 수 있겠다.

그러나 이와 같은 SCF 設計方法은 積分器를 使用한 設計方法보다 浮遊 캐퍼시턴스의 影響이 크다.

따라서 이를 集積化 製造技術로 解決하거나^[3] 이들의 크기를豫想하여 CAD(computer aided design)를 通해 プリディスト리션(predistortion)하는 方法을 쓴다.^[12]

參考文獻

- [1] 李芳遠, 朴松培, “새로운 Clocking 方式에 의한 Voltage Inverter Switch 및 Switched Capacitor filter 設計에의 應用,” 電子工學會誌, 第18卷 第4號, pp. 1~11, 8月 1981年.
- [2] B. W. Lee, S. B. Park, “Realization of R-C and L-C parallel combinations in the SCF design employing voltage inverter switches,” Proc. Int. Symp. on Circuits and Syst., May 1982.
- [3] A. Fettweis, D. Herbst, B. Hoefflinger, J. Pandel and R. Schweer, “MOS switched-capacitor filters using voltage inverter switches,” IEEE Trans. Circuits Syst., vol. CAS-27, no. 6, pp. 527-538, June 1980.
- [4] J. A. Nossek, and H. Weinrichter, “Equivalent circuits for switched-capacitor networks including recharging devices,” IEEE Trans. Circuits Syst., vol. CAS-27, no. 6, pp. 539-544, June 1980.
- [5] 최호용, 이방원, 박종배, “VIS 없이 고차 소자를 이용한 SCF 설계,” 電子工學會 秋季綜合學術大會論文集, vol. 4, no. 3, pp. 94~97, 11月 1981年.
- [6] J. T. Caves, M. A. Copeland, C. F. Rahim, and S. D. Rosenbaum, “Sampled analog filtering using switched capacitors as resistors equivalents,” IEEE J. Solid State Circuits, vol. SC-12, no. 6, pp. 592-599, Dec. 1977.
- [7] C. F. Kurth, and G. S. Moschytz, “Two-port analysis of switched-capacitor networks using four-port equivalent circuits in the z-domain,” IEEE Trans. Circuits Syst., vol. CAS-26, no. 3, pp. 166-180, Mar. 1979.

- [8] A. Matsumoto, *Microwave Filters and Circuits.*: Academic Press, New York and London, pp. 13-28, 1970.
 - [9] R. W. Broderson, P. R. Gray, and D.A. Hodges, "MOS switched-capacitor filters," *Proc. IEEE*, vol. 67, pp. 61-74, Jan. 1979.
 - [10] J. A. Nossek and G. C. Temes, "Switched-capacitor filter design using bilinear element modelling," *IEEE Trans. Circuits Syst.*, vol. CAS-27, no. 6, pp. 481-491, June 1980.
 - [11] U. W. Brugger, and B. J. Hostika, "A prewapping scheme for the design of switched-capacitor filter" *Proc. Int. Symp. on Circuits and Syst.*, May 1980.
 - [12] M. S. Lee, and C. Chang, "Switched-capacitor filters using the bilinear and LDI transformations" *Proc. Int. Symp. on Circuits and Syst.*, May 1980.
-