

페트리넷의 情報 시스템의 應用 (Use of Petri Nets to the Information Systems)

車 均 錄*

(Kyun Hyon Tchah)

要 約

페트리넷은 컴퓨터에서 社會 問題에 이르기까지 시스템을 모델링하는데 다양하고 광범위하게 사용하였다. 이 論文은 백(bag)이론을 이용하여 페트리넷의 성질을 수학적으로 정의한다. 事件-條件 컴퓨터 프로그램 컴퓨터 조작 및 工程圖에 대한 페트리넷 모델링 법을 설명한다. 그리고 터널다이오드 發振回路를 페트리넷으로 표시하고 프로그램과 시뮬레이션을 한 다음 결과를 제시한다.

Abstract

Petri nets have been used for modeling a wide variety of systems from computer to social systems. This paper discusses Petri nets in the context of mathematical representation and its associated bag theory.

The method of modeling systems such as event-condition, computer program, computer operation and PERT chart is described and their Petri net representation are presented.

Finally Petri net representation of tunnel diode oscillator circuit and the analysis of the circuit using Petri net are discussed with the program and results.

I. 序 論

페트리넷(Petri net)은 C. A. Petri가 발표한 論文 “Communication with Automata”에서 연유한 것으로써 事件의 발생이 서로 獨立인 同時 시스템 concurrent system과 並列 시스템의 内部 連結 성질을 규명하는 그래프 모델이다. 페트리는 全的으로 非同期 自動 操作의 스위칭 論理 같은 通信의 基本 現象이 순전히 組合的 토포로지 수단으로 표시할 수 있다는 견해를 취했다. 그러므로 페트리는 情報 處理 機械의 設計와 프로그래밍에 있어서 추상적인 오토마타(automata)理論보다는 더 실제적 응용성이 있는 페트리넷 구성을 제안했다.^{[1],[2]}

페트리넷과 關聯 그래프 모델은 事件 條件(event -

condition)^{[3],[4]} 發生 시스템 (occurrence system) 디지탈 컴퓨터^[3], 소프트웨어 시스템,^{[3][4]} 非同期 制御配列,^[4] 法시스템^[2], 형식 언어 이론 및 通信 프로토콜(communication protocols)^[8] 등 광범위하고 다양한 시스템을 모델화 하는 데 사용되었다. 근래에는 高密度 分布 프로세서 시스템의 内部 連結 性質을 연구하는데 사용될 수 있어 대단한 관심사가 되고 있다.

本 論文에서는 관심있는 이 모델 裝置의 기본 법칙을 백이론(bag theory)^[9]을 이용하여 설명하고 여러 가지 시스템을 페트리넷을 이용하여 모델화 한다. 그리고 페트리넷을 이용하여 터널다이오드 發振回路^[5]의 그래프를 그리고 컴퓨터 프로그램을 작성하여 해를 얻는다.

II. 基本 法則과 用語

*正會員, 高麗大學校 工科大學 電子工學科
(Dept. of Elec. Eng., Korea Univ.)

接受日字: 1982年 4月 1日

페트리넷의 구조는 標識所(place)와 遷移(transi-

tion)라고 하는 2형의 노드를 포함하는 2부분으로 된 방향성 그래프이다. 그림 1은 베트리넷에서 사용되는 모델이다. 그림 1에서 入力 標識所 (input place)에는 非負數의 토큰(token)을 가질 수 있다.

토큰은 데이터項目이나 標識所에 의해 표현되는 어떤 조건을 유지하는 것으로 생각할 수 있다. 이 토큰이 있어야만 베트리넷의 动的作用을 시뮬레이션 할 수 있다. 標識所에서의 토큰의 初期分布를 初期條件으로 간주할 수 있으며 이것을 初期標識 (initial marking) 또는 初期狀態라 한다. 遷移의 入力 標識所와 出力 標識所는 각각 入弧와 出弧로 연결된다. 遷移의 각 入力 標識所가 최소한 1개의 토큰을 갖고 있으면 그 遷移는 點火可能 (firable)하다고 한다. 遷移의 點火 (firing)는 각 入力 標識所의 토큰을 1개 제거하고 각 出力 標識所에 1개의 토큰을 부가한다. 點火 可能한 頂點의 點火를 合法的 (legal)하다고 한다. 點火는 조건이 만족되면 일어나는 사건으로 생각할 수 있다.




그림1. 베트리넷에서 사용되는 모델

Fig. 1. A Petri net model.

각 點火는舊條件을 버리고 新條件을 유지하게 하며 베트리넷의 全體 토큰수는 변할 수 있다. 그림 2는 標識가 있는 베트리넷으로서 標識所내에 •로 표시한다.

標識의 세한은 없으므로 많을 때에는 • 대신 數字로 표시된다. 그림 2에서 t_1, t_2, t_3, t_4 는 遷移이고 p_1, p_2, p_3, p_4, p_5 는 標識所이다. t_1 과 t_3 는 入力 场所에 토큰이 없으므로 點火 不能이고 t_2, t_4 는 入力 標識所에 토큰이 있으므로 點火 可能하다. t_2, t_4 순으로 點火했을 때의 標識 베트리넷은 그림 3과 같다. 그림 3에서 볼 때 t_4 를 먼저 點火하면 t_3 는 點火 可能함을 알 수 있다.

따라서 點火 시퀀스가 존재한다. 베트리넷의 數學的定義와 用語定義는 다음과 같다.

定義1. 베트리넷 G 는 $G = (P, T, I, O, M)$ 으로 된 方向性 그래프이다.

여기서 P 와 T 는 각각 다음과 같은 장소의 셋 (set)





그림2. 標識가 있는 베트리넷

Fig. 2. A marked Petri net.

그림3. 그림 2를 t_2, t_4 순으로 點火했을 때의 베트리넷Fig. 3. The marking resulting from firing transition t_2, t_4 in Fig. 2.

및 천이의 셋이고,

$$P = \{p_i\} \quad i = 1, 2, \dots, n$$

$$T = \{t_j\} \quad j = 1, 2, \dots, m$$

I 와 O 는 각각 入力 函数와 出力 函数로서 遷移를 標識所의 백 (bag)으로 매핑 (mapping)한다. 즉,

$$I : T \rightarrow P$$

$$O : T \rightarrow P$$

그리고 M 은 標識로서 標識所 P 로부터 正의 整數 N 으로 매핑하는 函数이며 벡터로 나타낼 수 있다.

$$M : P \rightarrow N$$

$$M : [m_1, m_2, \dots, m_n] \quad m_i \in N$$

$$i = 1, 2, \dots, n$$

만약 $P_i \in I(t_i)$ 이면 P_i 는 入力 標識所이고 $P_i \in O(t_i)$ 이면 P_i 는 出力 標識所이다.

백 (bag)은 셋 (set)을 일반화한 것이며 백 내의 元素의 多重發生을 허용한다.

예를 들면 領域 $\{p_1, p_2, p_3, p_4\}$ 에서

$$B = \{p_1, p_1, p_1, p_2, p_2, p_3, p_4, p_4, p_4, p_4\}$$

는 백이다. 백의 기본 개념은 發生 函数의 數이다. 이 函数는 백 내에서의 元素의 發生數를 定義한다. 그림 2를 이상의 정의로 표시하면

$$P = \{p_1, p_2, p_3, p_4, p_5\}$$

$$T = \{t_1, t_2, t_3, t_4\}$$

$$I(t_1) = \{p_1\}$$

$$O(t_1) = \{p_2, p_3, p_5\}$$

$$I(t_2) = \{p_3\}$$

$$O(t_2) = \{p_5\}$$

$$I(t_3) = \{p_1\}$$

$$O(t_3) = \{p_4\}$$

$$I(t_4) = \{p_4\}$$

$$O(t_4) = \{p_2, p_3\}$$

이고 標識ベタ는

$$M(p_1) = 0 \quad M(p_2) = 2 \quad M(p_3) = 0 \quad M(p_4) = 5$$

$$M(p_5) = 1$$

또는

$$M = (0 \ 2 \ 0 \ 5 \ 1)^t$$

이다. 여기서 t 는 마트릭스의 轉置를 의미한다.

定義2. 標識所의 토큰數가 整數 N 을 초과하지 않으면 그 標識所는 구속(bound) 된다고 한다.

定義3. 페트리넷의 모든 標識所의 토큰數가 1을 초과하지 않으면 이 페트리넷은 安全(safe)하다고 한다.

定義4. 標識는 모든 遷移가 點火 可能하거나 일련의 點火 시퀀스에 의해 點火할 수 있도록 만들 수 있으면 生動的(live)이라고 한다.

그림2에서 t_1 은 어떻게 해도 點火할 수 없으므로 M_0 는 生動的이 아니다. 그리고 토큰의 수가 1이 아니므로 安全하지 못하다. 生動的인 동시에 安全한 페트리넷은 그림4와 같다.




그림4. 生動的이고 安全한 페트리넷

Fig. 4. A live and safe Petri net.

定理1. 페트리넷의 標識 벡터 M 은 각 표지소에 토큰이 있을 경우 $\max \|M\| \leq R$ 이면 구속(bound) 되고 $0 \leq \|M\| \leq \sqrt{p}$

이면 安全하다 여기서 R 은 P 의 實數이고 p 는 페트리넷의 標識所의 數이다.

證明 $M = [m_1, m_2, \dots, m_p]^t$ 이므로 이 벡터의 要素 $m_i, i = 1, 2, \dots, p$ 들이 有限個의 토큰수를 가지면 定義2에 의하여 구속된다. 그런데 $\|M\|$ 은 노음 (norm) 이므로 $\|M\| \leq R$ 이라는 것은 要素 m_i 들이 有限個의 토큰을 갖는다는 것을 의미하므로 구속된다.

安全에 대해서는 定義3을 이용하면 된다. 각 표지소의 토큰수가 최대 1이라면 $\max \|M\| = \sqrt{p}$ 이고 토큰이 없으면 $\min \|M\| = 0$ 이 된다.

따라서 $0 \leq \|M\| \leq \sqrt{p}$ 범위내에 있으면 토큰 수는 1을 초과하지 않으므로 安全하다.

III. 시스템 모델링

페트리넷을 이용하여 여러 가지 시스템에 대한 모델링을 한다.

1. 事件과 條件

사건과 조건에 해당하는 문제로써 양복점에서 손님의 양복 주문을 받아 제복하는 것을 모델링한다.

條件

- a. 양복점이 손님을 기다린다.
- b. 주문이 들어와 제복을 기다린다.
- c. 양복점은 주문 받은 것을 일한다.
- d. 주문받은 양복을 완성했다.

事件

- (i) 주문을 받는다.
- (ii) 주문에 대해 양복점이 일을 시작한다.
- (iii) 양복점이 주문받은 것을 끝낸다.
- (iv) 주문받은 양복을 고객에게 引渡한다.

事件(ii)의 前條件은 양복점이 기다리는 것과 주문이 들어와 기다리는 것, 즉 a, b이다. 사건(ii)의 後條件은 양복점이 주문 받은 것을 일하는 것 즉 c이다.

이와 같은 방법으로 각 事件에 대한 前條件과 後條件를 만들면 표1과 같다. 표1은 페트리넷으로 쉽게 모델화 할 수 있다. 條件은 標識所로 事件은 遷移로 모델링 할 수 있다. 遷移의 入力은 해당 事件의 前條件이고 出力은 後條件이다. 事件의 發生(occurrence)은 해당하는 遷移의 點火에 상응한다. 條件의 유지는 當該 標識所에서 토큰으로 표시된다. 遷移가 點火할 때

표 1. 양복점의 사건과 조건

Table 1. Chart of events and condition for tailor shop.

事 件	前 條 件	後 條 件
(i)	無	b
(ii)	a, b	c
(iii)	c	d, a
(iv)	d	無

前條件을 유지하는 것을 나타내는 토큰을 제거하고後條件을 유지하는 것을 나타내는 새 토큰을 만든다. 이 상의 양복점 모델을 페트리넷으로 표시하면 그림 5와 같다.




그림 5. 간단한 양복점에 대한 페트리넷 모델

Fig. 5. A Petri net model of a simple tailor.

2. 컴퓨터 소프트웨어

단일 프로세스는 프로그램으로 설명할 수 있다. 이 프로그램은 여러 가지 言語로 쓸 수 있고 대개 프로세스의 兩面 즉 計算과 制御를 나타낸다. 計算은 실제 算術과 論理 演算 入出力 및 기억 위치와 이를 값의 일반적인 조작과 관계 있다. 한편 制御는 数值나 수행하는 계산과 관계가 없고 단지 동작 순서와 관계가 있다. 페트리넷은 프로그램의 制御 構造를 가장 잘 표시한다. 프로그램의 제어 구조를 표시하는 標準方法은 흐름선도(flowchart)이다. 흐름선도의 計算 블록과 決定 블록을 페트리넷으로 옮길 수 있다. 흐름선도의 블록은 페트리넷의 遷移로 흐름선도의 화살표는 페트리넷의 標識所로 바꾸면 된다. 그림 6은 흐름선도를 페트리넷으로 옮기는 方法을 도시한 것이다.

예제로서 二次 方程式의 根을 구하는 프로그램의 흐름 선도에서 페트리넷으로 바꾸는 方法을 설명한다.

그림 7은 Zilog 마이크로컴퓨터를 이용하여 二次 方程式의 根을 구하는 프로그램이고 그림 8은 흐름선도이다. 이의 실행 해석은 표 2와 같다. 이것을 페트리




그림 6. 흐름선도의 계산과 결정 블록을 페트리넷의 遷移로 바꾸는 방법

Fig. 6. Translating computation and decision block in a flowchart to transition in a Petri net.

넷으로 옮기면 그림 9와 같다.

페트리넷의 遷移는 計算 및 決定과 관계가 있으므로 페트리넷을 해석하려면 각 遷移에 解析을 주어야 한다.

페트리넷은 명령(instruction)의 순서와 정보와 계산의 흐름을 모델링하는 데 의미가 있고 실제 정보값을 모델링하는 것은 아니다. 페트리넷은 非解析的 모델이다.

```

0234567
1 READ(1,3)A,B,C
2 FORMAT(3F10.0)
3 D=2*A*B*C
4 N=D*A*S(0)
5 S=S+(2*A)
6 F=S/(D*(B))
7 I=(D/2.10,10
8 X=,
9 END,
10
11 A=S*T,E,I,M
12 FORMAT(M,'N=,',F13.6,SX,'X=,',F13.6)
13 G=,
14 W=A*T,E,I,F
15 FORMAT(F,'N=,',F13.6,I+J,F13.6,I*X,F13.6,I-J,F13
16 STOP
17 END

```

그림 7. 二次 方程式의 根을 구하는 프로그램

Fig. 7. Computer program for finding roots of second order equation.

3. 컴퓨터 시스템

3 개의 過程과 카드 판독기(card reader) 라인프린터(line printer) 디스크(disk) 및 2 개의 메모리 分割(memory partition) 등 4 개의 資源(resources)을 갖는 컴퓨터 시스템을 모델화한다. 각 과정은 兩메모리 分割로 들어갈 수 있다. 3 과정의 資源 使用은 다음과 같다.




그림 8. 그림 7의 컴퓨터 흐름선도

Fig. 8. Computer flowchart for Fig. 7.

표 2. 그림 8의 실행 해석

Table 2. An interpretation of the actions of the flowchart of Fig. 8.

실행	해석
a	입력 A, B, C
b	$D = B^2 - 4 AC$ $RD = D $
c	$E = -B/2A$ $F = \sqrt{RD/2A}$
d	$D < 0 ?$
e	$X_1 = E + jF$ $X_2 = E - jF$
f	$X_1 = E + F$ $X_2 = E - F$

1) 과정 1은 카드 판독기와 라인프린터를 요구한 다음 이 두资源을 解除한다.

2) 과정 2는 카드 판독기와 디스크를 요구한 다음 카드판독기를 解除하고 라인프린터를 요구한다. 그리고 마지막에 라인프린터와 디스크를 같이 解除한다.

3) 과정 3은 3资源을 同時에 요구한 다음 후에 모두 解除한다.

이 3과정을 나타내는 페트리넷構成은 그림10과 같다. 카드 판독기 라인프린터 디스크는 각각 p_{10}, p_{11}, p_{12} 로 모델화하고, p_1, p_4, p_6 의 初期 標識는 과정이 준비되었다는 뜻이고, p_{10}, p_{11}, p_{12} 의 初期 標識는 資源이 미




그림 9. 그림 8의 페트리넷 표현

Fig. 9. A Petri net representation of Fig. 8.

용이라는 것을 나타낸다. 이 넷(net)을 실행하려면 $t_1, t_2, t_3, t_4, t_5, t_6, t_7, t_8, t_9$ 순으로 절차하면 가능하다. 그러나 t_1, t_4 로 출발하는 시퀀스는 과정 1이 카드 판독기를 갖고 있는데 카드 판독기를 해제하기 전이므로 t_4 는 카드 판독기를 사용할 수 없다. 따라서 이 시스템은 데드록(deadlock)이다. 페트리넷에서의 데드록이란 點火할 수 없는 遷移이다. 이와같이 페트리넷은 同時 發生 시스템이나 並列 시스템 및 PV 시스템^{[13], [14]}을 모델하는데 사용할 수 있다.




그림 10. 컴퓨터 시스템의 페트리넷 표현

Fig. 10. Petri net representation of a computer system.

4. PERT 圖表

PERT 圖表는 대규모 프로젝트의 계획을 나타내는




그림11. X 製品 製作 計劃 矢線 計劃 工程表
 Fig. 11. A PERT chart for a manufactory of X products.

데 오래 전부터 사용되어 왔다.

PERT 圖表를 페트리넷으로 변환 할 수 있다. 페트리넷은 PERT 圖表의 同時 發生 活動과 先行 制約 條件을 표시하는 가장 우월한 방법이다. 그림11은 어떤 工產品의 製作 計劃 矢線 計劃 工程表 인데 이것을 페트리넷으로 표시하면 그림12와 같다.

이 그림에서 標識所內의 數字는 活動(activity) 的時間을 나타낸다.

그러데 PERT 도표는 프로젝트 완성의 최소 시간 및 프로젝트를 지연시키지 않는 최종 시작 시간을 결

정하는 時間 情報가 있는 데 페트리넷은 이러한 정보를 제공하지 못하다.

이 분야에 대해서는 계속 연구할 과제이다.

N. 시스템 시뮬레이션

페트리넷을 이용하여 터널다이오드 振動回路를 해석 한다. 터널다이오드의 등가회로는 그림13과 같다.

그림 13(b)에 대한 狀態 方程式은

$$\left\{ \begin{array}{l} \frac{di_L}{dt} \\ \frac{dv_c}{dt} \end{array} \right\} = \left\{ \begin{array}{l} -\frac{R}{L}i_L - \frac{1}{L}v_c + \frac{E}{L} \\ \frac{1}{C}i_L - \frac{1}{C}i_D \end{array} \right\} \quad (1)$$

이 된다. 여기서 $R=R_s+R_E$, $L=L_s+L_E$ 이고

L_s : 터널다이오드의 直列 임덕턴스

R_s : 터널다이오드의 直列 저항

R_F : 角荷 저항

L_E : 線路 잉덕턴스

4

식(1)은 $\dot{X} = f(x, t)$ 의 형태를 가지며 이식을 평행
변환, 고정 연산으로 나타내면

$$\mathbf{y}^p = \mathbf{y}^c + 2\mathbf{h}\mathbf{f}(\mathbf{y}^p - \mathbf{t}_c) \quad (2)$$




그림12. 그림11에 대한 페트리넷 모델

Fig. 12. A Petri net representation of the PERT chart of Fig. 11.




그림13. 터널다이오드 發振回路

Fig.13. An equivalent circuit of a tunnel diode oscillator.

$$X_n^c = x_{n-1}^c + \frac{h}{2} [f(x_n^p, t_n) + f(x_{n-1}^c, t_{n-1})] \quad (3)$$

이 된다.

여기서 x_n^c 는 校正值 x_n^p 는 予測值 $h = t_n - t_{n-1}$ 은 스텝 크기이고 $n = 1, 2, \dots, N$ 이다. 터널다이오드 電流 i_D 는 그림14와 같은 터널다이오드 靜特性 曲線을 3개




그림14. 터널다이오드 靜特性 曲線

Fig.14. Tunnel diode static characteristics.

領域으로 나누어 최소 2승근법 (least mean square error)으로 多項式 근사를 한 것이다.

$$0 \leq v_c \leq \frac{1}{3}V_p$$

$$i_{D1} = 0.0000488 + 0.2697939v_c - 4.1426234v_c^2 + 22.2201131v_c^3 \quad (4a)$$

$\frac{1}{3}V_p < v_c \leq 2V_p$ 에서는

$$i_{D2} = 0.0007672 + 0.1881429v_c - 1.467108v_c^2 - 9.0422551v_c^3 + 121.5095215v_c^4 \quad (4b)$$

$-319.1820335v_c^5$

$2V_p < v_c \leq V_{rp}$ 에서는

$$i_{D3} = 0.0052138 + 0.0.0731093v_c - 1.3444807v_c^2 + 7.034235v_c^3 - 15.4339701v_c^4 \quad (4c)$$

$+ 12.3583346v_c^5$

이 狀態 方程式의 解를 구하기 위하여 페트리넷으

로 모델링하면 그림15와 같다.

이 모델에서 遷移의 點火 의미는 다음과 같다.

t_1 의 點火 $t_n \leq 2 \times 10^{-9}$ 초이면 계속하라.

t_2 의 點火 $v_c > \frac{1}{3}V_p$ 이면 i_{D2} 를 대입하라.

t_3 의 點火 $v_c < \frac{1}{3}V_p$ 이면 i_{D1} 을 대입하라.

t_4 의 點火 $f_1(x_{n-1}^c, t_{n-1})$ 을 계산하라.

t_5 의 點火 $f_2(x_{n-1}^c, t_{n-1})$ 을 계산하라.

t_6 의 點火 $f_3(x_{n-1}^c, t_{n-1})$ 을 계산하라.

t_7 의 點火 t_n 을 증가시켜라.

t_8 의 點火 $f(x_n^p, t_n)$ 을 계산하라.

t_9 의 點火 식(2)을 계산하라.

t_{10} 의 點火 식(3)을 계산하라.

t_{11} 의 點火 $v_c \leq 2V_p$ 이면 계속하라.

t_{12} 의 點火 $v_c > 2V_p$ 이면 i_{D3} 를 대입하라.

t_{13} 의 點火 $v_c \leq V_{rp}$ 이면 계속하라.

t_{14} 의 點火 $t_n > 2 \times 10^{-9}$ 초이면 정지하라.

t_{15} 의 點火 $v_c > V_{rp}$ 이면 정지하라.


여기서 $f(x, t)$ 는 狀態 方程式을 나타내며

$f_1(x, t)$ 는 i_{D1} 의 경우 $f(x, t)$

$f_2(x, t)$ 는 i_{D2} 의 경우 $f(x, t)$

$f_3(x, t)$ 는 i_{D3} 의 경우 $f(x, t)$

이다. 그림15의 點火 순서는



이다. t_7 과 같이 入力 標識所가 없는 遷移를 源遷移 (source transition)이라 하고 이 천이는 항상 點火 可能하다. 이 점화 순서에 따라 프로그래밍을 할 수 있다. 본 논문에서는

$$X_0^c = \begin{pmatrix} i_{1,0} \\ v_{c0} \end{pmatrix} = \begin{pmatrix} 0 \\ 0 \end{pmatrix}$$

$$X_1^p = \begin{pmatrix} i_{1,1}^p \\ v_{c1}^p \end{pmatrix} = \begin{pmatrix} 2.26 \times 10^{-3} \\ 8.29 \times 10^{-3} \end{pmatrix}$$

$$h = 2 \times 10^{-11} \text{초} \quad 0 \leq t_n \leq 2 \times 10^{-9}$$

$$R = 5 \Omega \quad L = 1.5 \times 10^{-9} \text{H} \quad C = 12.3 \text{PF}$$

$$E = 153 \text{mV}$$




그림 15. 터널다이오드 발진회로의 페트리넷 모델

Fig. 15. Petri net representation of tunnel diode oscillator circuit.





그림 16. 터널다이오드 발진회로의 전압-저류 과정

Fig. 16. The voltage and current wave form of the tunnel diode oscillator circuit

에 대하여 $i_c(t)$ 와 $v_c(t)$ 의 값을 구하였다. 이에 대한
계산 결과는 그림16에 나타나 있다. 그림16에서 실선
은 페트리비울 이용한 계산 결과이고 점선은 일반 예측
-교정 연산으로 구한 해이다

V. 結論

본 논문의 결론은 다음과 같다.

- 1) 베트리넷을 포함적으로 이해하고 벡이론을 도입하여 베트리넷을 수학적으로 정의하고 用語를 정의한 다음 구속과 安全에 대한 定理를 유도하였다.
 - 2) 事件-條件, 프로그래밍, 컴퓨터 시스템, PERT 工程表 등 여러 가지 시스템에 대한 베트리넷 모델을 제시하였다.
 - 3) 베트리넷 모델을 이용하여 회로 해석하는 방법을 터널라이오드 발진회로를 예로 들어 提示하고 프로그램과 결과를 얻었다.

附
錄

끝으로 本 研究를 위하여 研究費를 지원해 주신 產學協同財團과 研究費受領에協助해 주신 校學校當局에
깊은 感謝를 드리는 바입니다.

参 考 文 献

- [1] C. A. Peri, *Kommunikation mit Automaten*. (in German), Univ. of Bonn, 1962. translation by C. F. Greene, Jr., *Communication with Automata*. Supplement to Tech Doc, Rep #1 Rome Air Development Center Contract AF 30(602) — 3324, 1965.
 - [2] A. W. Holt, et, al, *Final Report of the Information System Theory Project*. Tech, Rept, RADC - TR - 68 - 305, Rome Air Development Center, 1968.
 - [3] T. Murata, "Circuit theoretic analysis and synthesis of marked graphs," *IEEE Trans. on Circuit and Systems*, vol. CAS - 24, no. 7, July 1977.
 - [4] T. Murata, Petri nets, marked graphs and circuit-system theory, *IEEE Trans. on Circuit and System*, vol. CAS-11, no. 3, June 1977.
 - [5] 이정한, 차준현, 프레티티 코리터 方法에 의한 터널라이오드 發振回路의 解析, 大韓電子工學會誌, 第10卷 第6號, 12月 1973年.

- [6] F. Commoner and A. W. Holt, "Marked directed graphs," *J of Computer. and System Sciences.*, vol. 5, pp. 511-523, 1971.
 - [7] T. Murata, "State equation controllability and maximal matchings of Petri nets," *IEEE Trans. on Automatic Control*, June 1977.
 - [8] P. M. Merlin "A methodology for the design and implementations of communication protocols", *IEEE Trans. on Comm.*, vol. Com-24, no. 6, June 1976.
 - [9] S. Crespi-Reghzzi and D. Mandnals "Some algebraic properties of Petri nets," *Information Processing Letters*, vol. 3, no. 3, Jan. 1975.
 - [10] Y. Edrmund Lien, "Termination properties of generalized Petri net," *Siam J. Computer* vol. 5, no. 2, June 1976.
 - [11] 李舜堯, PERT. CPM 工程管理實務, 工業經營社 1981.
 - [12] J. A. Meldman and A. W. Holt, "Petri nets and legal systems," *Jurimetrics Journal*, Dec. 1971.
 - [13] J. Peterson, Petri nets, *Computing Surveys*, vol. 9, no. 3, pp. 223-252, Sept. 1977.
 - [14] T. Agerwala, "Putting Petri nets to work", *IEE Computer*, vol. 12, no. 12, pp. 85-94, Dec. 1979.
-