

# 디지털시스템과 마이크로 프로세서의 설계(II)

金 明 恒\*

## 요 약

첫 기술강좌에서 소개된 체계적 설계방법을 써서 calculator 설계를 하는데 구조정의 기계조직, 제어순서를 결정했다. 이 강좌에서 데이터 부분과 제어부분 설계를 끝낸다. 제어부분 설계를 끝낸다. 제어부분은 Hardwired 제어와 microprogrammed 제어 방법으로 설계한다.

### 1. 서 론

첫 강좌〔1〕에서 4개의 operation 을 시행하는 calculator 설계를 체계적 설계방법으로 시작했다. 첫째로 calculator 의 구조정의(architecture definition)을 하고 이 calculator 에는 어떠한 소자(component)가 필요하다는 것을 선언(declare) 하며 또 4개의 operation 이 무엇이라는 것을 이 소자들을 써서 표시한다. 그리고 기계조직에서 calculator 가 제어부분과 Data Flow 부분으로 되어 있다는 것을 표시했다. 둘째로는 calculator 의 모든 operation 을 제어순서(control sequence)로 표시했다. 이 제어순서는 선언한 소자를 써서 clock pulse 하나로 시행되는 microoperation 으로 모든 operation 을 정확히 표시한다. 이 강좌에서 이 설계를 계속한다.

#### 2.1 Calculator 의 Control Sequencer

제어순서가 결정되면 이 제어를 시행하는 논리 시스템을 설계해야 한다. 이 논리시스템을 control sequencer 라 하며 각 microoperation 을 시행하는데 필요한 timing pulse 를 출력으로 낸다. 이 제어시스템설계는 세가지 방법으로 할 수 있다.

1. 한 state 에 대해서 한 flip-flop (one flip-flop per state)

2. Register 와 Programmable Logic Array (PLA)

3. Microprogramming

첫 세가지 방법은 Hardwired control 이라 한다. Microprogram control 은 주로 ROM 을 쓰는 것이다. 그렇게 하므로서 제어에 변화가 있을 때는 ROM 내용만 바꾸므로서 기본적 구조는 바뀌지 않아서 좋다. Control sequencer 는 그림 1 과 같이 회로를 설계할 수 있다.

시작하는 switch 를 닫으면 microoperation 1 부터 시작한다. 시작하는 switch 는 synchronizer 를 통해서 microoperation 1 을 위한 pulse 가 1 에서 나오며 microoperation 2 는 conditional branch 로 별도의 신호가 필요하지 않아서 flip-flop 출력 Q<sub>2</sub>와 instruction register bits IR<sub>0</sub>와 IR<sub>1</sub>와 적합하게 AND를 해서 microoperation 3, 9, 14를 위한 pulse 를 3, 9, 14에서 낸다. Microoperation 을 위한 신호가 3에서 나면 flip-flop 출력 Q<sub>3</sub>와 IR<sub>1</sub>이 AND하므로 microoperation 5와 7을 위한 pulse 를 5와 7에서 나온다. 그후 microoperation 5와 7을 시행후는 17 (HaIt)로 간다. 다른 microoperation 을 위한 pulse 는 나머지 회로에서 똑같은 방법으로 설계한다. 이 방법은 설계방법으로 쉬운 것으로 한 state 에 대한 flip-flop (one flip-flop per state) 방법이라 하며 flip-flop 이 제일 많이 써서 회로로서는 비능률적이지만 설계하는데 노력과 시간이 적게드는 장점이 있다. 설계방법 2, 3, 4 는 나중에 더 설명하겠다.

\* 正會員 : 美國 Cornell 大 工大 電氣工學科 教授 · 工博




그림 1. Control Sequencer One Flip - Flop per State

2. 2 Data Flow

Data Flow 부분은 register 사이에 연결을 적합히 해서 데이터가 정확히 움직이게 하는 부분이다. 각 microoperation 이 시행될 때 제어부분에서 오는 timing pulse 로 인해서 데이터가 정확히 움직여야 한다. 여기서 register A의 4 bit 압력은 microoperation 3 과 14에서는 스위치 SA에서 오고 microoperation 5와 7에서 ALU 출력에서 온다. 그러므로써 multiplexing 이 필요하다. 이러한 데이

타의 움직임이 정확하기 위해서는 각 register 와 ALU에다 데이터 처리와 움직임을 할 제어 pulse 을 적당히 mode 제어를 위해서 가해 주어야 한다. 이 mode 제어를 register A로 쓰이는 TTL 칩 7419 4 (2)에 어떻다는 것이 다음과 같은 mode 제어에서 알 수 있다.

이 mode control 표에는 register A가 네가지의 기능을 한다는 것이 표시되어 있다. 첫줄의 function 으로 A←SA이며 이것을 위한 modeterminal 은 Clear = S<sub>1</sub> = S<sub>0</sub> = 1이며 microoperation 3과

**Table 2.2.1 Mode Control Table 1**

Register A	Function	Mode Terminals			Microoperation No.
		Clear	S <sub>1</sub>	S <sub>0</sub>	
74194	A ← SA	H	H	H	3 와 14
	I, A ← A + B	H	H	H	5
	I, A ← A - B	H	H	H	7
	A ← right shift (A)	H	H	L	16
	No operation	H	L	L	나머지 micro-operations

Mode Control Logic for

Register A : Clear = High H = High = 1 L = Low = 0

$$(74194) \quad S_1 = 3 + 5 + 7 + 14 + 16$$

$$S_0 = 3 + 5 + 7 + 14$$

14에서 시행된다. clear 와 S<sub>1</sub>과 S<sub>0</sub>의 mode control 논리는 이 표에서 clear는 항상 1이고 S<sub>0</sub>은 microoperation 3과 5와 7과 14일때 1이 되므로 즉 control sequencer [1]의 timing 신호 펄스 3과 5와 7과 14이다. 따라서 S<sub>0</sub>=3+5+7+14이다. 또 S<sub>1</sub>은 이 표에서 microoperation 3과 14와 7과 16일때 1이므로 S<sub>1</sub>=3+5+7+14+16이다. 다음 mode control 표 2는 microoperation 5와 7을 시행할 때 ALU의 mode terminal들의 논리식을 표시한다. 똑같은 방법으로 register B와 register J과 register IR을 위한 mode control 표를 구할 수 있다. 이것으로 제어부분 설계를 한 것이다.

다음은 data flow 부분의 설계를 두 부분으로 나누어서 할 수 있다. 첫째는, Data path Connection 표를 구한다. 이 표는 해당되는 microoperation을 시행하는 데 각 register 나 ALU의 입력이 어디서 온다는 것을 표시한다. Data Path Connection Table 1이 register A의 입력이 어디서 온다는 것을 표시하는데 첫줄에서 microoperation 3과 14를 시행할 때 입력이 스위치 SA에서 온다는 것을 표시한다. ALU에 대해서는 Table 2에 있다. 다른 register 을 위해서 똑같은 방법으로 결정한다.

ALU의 mode control table 은 다음과 같다.

Data Path Wiring 은 그림 2와 같이 구할 수 있다. Data Path Wiring 은 Data Path Connec -

**Table 2.2.2 Mode Control Table 2**

ALU 74181	Function	Mode Terminals						Microoperation No.
		M	C <sub>N</sub>	S <sub>3</sub>	S <sub>2</sub>	S <sub>1</sub>	S <sub>0</sub>	
74181	add	L	H	H	L	L	H	5
	Subtract	L	L	L	H	H	L	7

Mode Control Logic

for ALU : M = L

$$(74181) \quad C_N = 5 \quad S_3 = 5 \quad S_2 = 7 \quad S_1 = 7 \quad S_0 = 5$$

tion 표와 control sequencer에서 나오는 timing pulse 를 써서 각 TTL chip의 Data terminal를 적합하게 연결한 것을 표시한다.

**Table 2.2.3 Data Path Connection Table 1**

Register A	Function	Inputs to Register A from	Microoperation No.
74194	A ← SA	Switch SA	3 와 14
	I, A ← A + B	F terminals of ALU	5
	I, A ← A - B	F terminals of ALU	7

**Data Path Connection Table 2**

ALU 74181	Function	Inputs to ALU from	Microoperation No.
74181	I, A ← A + B	Register A to A terminals Register B to B terminals	5
	I, A ← A - B	Register A to A terminals Register B to B terminals	7

### 2.3 State Diagram

첫장좌[1]에서 이 calculator의 operation을 microoperation으로 표시한 제어순서를 State Diagram으로 표시할 수 있다. Microoperation은 한 clock pulse 시간을 시행하는데 필요하다. 제어 순서중에서 이러한 operation을 state로 assign 한다. 즉 이 calculator 제어순서에서는 No 1, 3, 5, 7, 9, 12, 14, 16,과 17이며 이것은 T<sub>1</sub>, T<sub>3</sub>, T<sub>5</sub> 등으로 정했다. No 2, 4, 6, 8, 10, 11, 13, 15는 branch operation으로 펄스가 필요없이 여기에 나타나는 논리 variable을 순서논리(sequential logic)

의 입력으로 정하고 state transition에 쓴다. 그림 3과 같은 state diagram을 결정할 수 있다.

**2. 4 Register 와 Programmable Logic Array (PLA)**

이 제어방법은 synchronous 순서논리를 써서 timing pulse를 출력으로 내는 것이다. 그러므로

위의 state diagram을 써서 state table을 구하고 나서 출력과 flip-flop 입력함수를 PLA (3)로 시행하는 것이다. D flip-flop을 써서 이러한 방법으로 control sequencer를 설계하면 그림 4의 회로가 된다. 그림 3의 state diagram을 state table과 D flip-flop은 채택한 입력을 포함한 표를 Table 2. 4. 1에 표시했다. 이 표에서 첫줄에서 Pre-




그림 2. Data Path Wiring




그림 3. Calculator의 State Diagram  
 sent state 가 0000 (T<sub>1</sub> state)이며 IR<sub>1</sub> = 0 일때 next state 가 0001 (T<sub>3</sub> state)로 가며 다른 입력 IR<sub>0</sub>, B<sub>0</sub> 와 PA (= A<sub>0</sub>VA<sub>1</sub>VA<sub>2</sub>VA<sub>3</sub>) 와 PB (= B<sub>0</sub>VB<sub>1</sub>VB<sub>2</sub>VB<sub>3</sub>)은 관계되지 않으므로 don't care condition 이다. 그림 4에 표시되어 있는 D flip-flop의 입력과 각 state 를 출력이 state table 를

써서 결정하여야 한다. 여기서 PLA를 써서 combinational circuit 를 설계하는 데 이 PLA의 입력은 순서논리회로의 입력인 IR<sub>1</sub>, IR<sub>0</sub>, PA, PB, B<sub>0</sub> 와 D flip-flop의 출력인 y<sub>0</sub>, y<sub>1</sub>, y<sub>2</sub>, y<sub>3</sub>이다. PLA의 출력은 T<sub>1</sub>, T<sub>3</sub>, T<sub>5</sub>, T<sub>7</sub>, T<sub>9</sub>, T<sub>12</sub>, T<sub>14</sub>, T<sub>16</sub>, T<sub>17</sub> 과 D flip-flop의 입력 Y<sub>0</sub>, Y<sub>1</sub>, Y<sub>2</sub>, Y<sub>3</sub>이다. 따라서 Table 2.4.2의 PLA Table 을 구할 수 있다




그림 4. Calculator의 Register의 PLA Control Sequencer

Table 2.4.1 Calculator의 State Table과 Flip-flop Inputs

Present State		I NPUT					Next State				Flip - flop			
		IR <sub>1</sub>	IR <sub>0</sub>	PA	PB	B <sub>0</sub>	Y <sub>3</sub>	Y <sub>2</sub>	Y <sub>1</sub>	Y <sub>0</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
0	0	0	0	0 (T <sub>1</sub> )	0	d	d	d	d	0	0	0	1	
0	0	0	0	0 (T <sub>1</sub> )	1	0	d	d	d	0	1	0	0	
0	0	0	0	0 (T <sub>1</sub> )	1	1	d	d	d	0	1	1	0	
0	0	0	1	0 (T <sub>3</sub> )	d	0	d	d	d	0	0	1	0	
0	0	0	1	0 (T <sub>3</sub> )	d	1	d	d	d	0	0	1	1	
0	0	1	0	0 (T <sub>5</sub> )	d	d	d	d	d	1	0	0	0	
0	0	1	1	0 (T <sub>7</sub> )	d	d	d	d	d	1	0	0	0	
0	1	0	0	0 (T <sub>9</sub> )	d	d	d	1	1	1	0	0	0	
0	1	0	0	0 (T <sub>9</sub> )	d	d	d	1	0	0	1	0	1	
0	1	0	1	0 (T <sub>12</sub> )	d	d	d	d	0	0	1	0	1	
0	1	0	1	0 (T <sub>12</sub> )	d	d	d	d	1	0	0	0	0	

0	1	1	0 (T <sub>14</sub> )	d	d	d	d	d	1	0	0	0 (T <sub>17</sub> )	1	0	0	0
0	1	1	0 (T <sub>14</sub> )	d	d	1	d	d	0	1	1	1 (T <sub>16</sub> )	0	1	1	1
0	1	1	1 (T <sub>16</sub> )	d	d	d	d	d	1	0	0	0 (T <sub>17</sub> )	1	0	0	0

T<sub>1</sub> = 0000                      T<sub>12</sub> = 0101                      PA = A<sub>0</sub> VA<sub>1</sub> VA<sub>2</sub> VA<sub>3</sub>  
 T<sub>3</sub> = 0001                      T<sub>14</sub> = 0110                      PB = B<sub>0</sub> VB<sub>1</sub> VB<sub>2</sub> VB<sub>3</sub>  
 T<sub>5</sub> = 0010                      T<sub>16</sub> = 0111                      d = don t care  
 T<sub>7</sub> = 0011                      T<sub>17</sub> = 1000

Table 2.4.2 Calculator 의 PLA Table

Product term	INPUTS										OUTPUT													
	y <sub>3</sub>	y <sub>2</sub>	y <sub>1</sub>	y <sub>0</sub>	IR <sub>1</sub>	IR <sub>0</sub>	PA	PB	B <sub>0</sub>		Y <sub>3</sub>	Y <sub>2</sub>	Y <sub>1</sub>	Y <sub>0</sub>	T <sub>1</sub>	T <sub>3</sub>	T <sub>5</sub>	T <sub>7</sub>	T <sub>9</sub>	T <sub>12</sub>	T <sub>14</sub>	T <sub>16</sub>	T <sub>17</sub>	
1	0	0	0	0	0	X	X	X	X		0	0	0	1	1	0	0	0	0	0	0	0	0	0
2	0	0	0	0	1	0	X	X	X		0	1	0	0	1	0	0	0	0	0	0	0	0	0
3	0	0	0	0	1	1	X	X	X		0	1	1	0	1	0	0	0	0	0	0	0	0	0
4	0	0	0	1	X	0	X	X	X		0	0	1	0	0	1	0	0	0	0	0	0	0	0
5	0	0	0	1	X	1	X	X	X		0	0	1	1	0	1	0	0	0	0	0	0	0	0
6	0	0	1	0	X	X	X	X	X		1	0	0	0	0	0	1	0	0	0	0	0	0	0
7	0	0	1	1	X	X	X	X	X		1	0	0	0	0	0	0	1	0	0	0	0	0	0
8	0	1	0	0	X	X	X	1	1		1	0	0	0	0	0	0	0	1	0	0	0	0	0
9	0	1	1	0	X	X	X	1	0		0	1	0	1	0	0	0	0	1	0	0	0	0	0
10	0	1	0	1	X	X	X	X	0		0	1	0	1	0	0	0	0	0	1	0	0	0	0
11	0	1	0	1	X	X	X	X	1		1	0	0	0	0	0	0	0	0	1	0	0	0	0
12	0	1	1	0	X	X	0	X	X		1	0	0	0	0	0	0	0	0	0	1	0	0	0
13	0	1	1	0	X	X	1	X	X		0	1	1	1	0	0	0	0	0	0	1	0	0	0
14	0	1	1	1	X	X	X	X	X		1	0	0	0	0	0	0	0	0	0	0	1	0	0

2.5 Microprogram 제어

제어를 위해서 timing signal을 flip-flop 를 쓰지않고 저장용(memory) register 를 쓸 수 있다. Memory 에 기억된 word 를 제어에 쓰는 데 한 bit 이 1이면 이것을 제어 timing signal 로 쓰며 다음 timing signal 은 다음 memory word 에서 얻는다. 이렇게 쓰이는 memory control word 를 microinstruction 이라 하며 이 제어방법을 microprogram 제어라 한다. Microprogram 제어는 모든 제어 WORD 를 ROM에 넣어서 계속 읽는(Read) operation 을 하여 timing signal 을 낼 수 있다.

Microprogram 제어는 일반적으로 다음과 같은

구조를 갖는다.




그림 5. Microprogrammed 제어

제어 word 로 쓰이는 microinstruction 은 format 이 다음과 같다.

Control Signal	Next Address
----------------	--------------

Microinstruction 이 디지털 시스템 소자들을 위한 microoperation 을 지시하며 이 microoperation 을 시행하는 데 쓰이는 제어 timing signal 을 Control Signal Field 에서 낸다. 해당되는 microoperation 을 시행하면 Next Address Field 와 instruction register 와 다른 해당되는 register 에 있는 데이터를 써서 Next Address Circuit 에서 다음 control memory 의 Next Address 를 결정한다. 다음 Microinstruction 이 현재 Address 다음이거나 그렇지 않으면 Address 에 있을 수도 있다.

Calculator 의 microprogrammed control sequencer 는 그림 6 과 Table 2.5.1 에 표시되어 있으며 ROM 에 있는 microinstruction 은 Table 2.5.1 에 표시되어 있다. ROM Address 0000 에는 state  $T_1$  의 timing signal 을 위해서 bit 가 1이며 Next Address Field 에는 0000 이며

select 는 001 이다. Table 2.5.1 에 보면 select 가 001 이면 control Address Register ( CAR) 의 입력을 기억한다. 따라서  $IR_1 = 0$  이면 Next Address 가 0001 이며  $IR_1 \wedge \overline{IR_0} = 1$  이면 0100

Table 2.5.1 Multiplexer 의 기능

ROM bits	Multiplexer Selet
13 14 15	
0 0 0	Increment CAR
0 0 1	입력을 CAR 에 기억
0 1 0	$\overline{IR_0} = 1$ 이면 입력을 CAR , $\overline{IR_0} = 0$ 이면 increment CAR
0 1 1	$PB \wedge B_0 = 1$ 이면 입력을 CAR , $PB \wedge B_0 = 0$ 이면 increment CAR
1 0 0	$B_0 = 1$ 이면 입력을 CAR , $B_0 = 0$ 이면 increment CAR
1 0 1	$\overline{PA} = 1$ 이면 입력을 CAR , $\overline{PA} = 0$ 이면 increment CAR




그림 6. Calculator 의 microprogrammed Control Sequencer

**Table 2.5.2** Calculator 의 제어 Microprogram

ROM Address	R O M O U T P U T S															
	T <sub>1</sub>	T <sub>3</sub>	T <sub>5</sub>	T <sub>7</sub>	T <sub>9</sub>	T <sub>12</sub>	T <sub>14</sub>	T <sub>16</sub>	T <sub>17</sub>	Next Address				Select		
	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0000	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0001	0	1	0	0	0	0	0	0	0	0	0	1	1	0	1	0
0010	0	0	1	0	0	0	0	0	0	0	1	1	0	0	0	1
0011	0	0	0	1	0	0	0	0	0	0	1	1	0	0	0	1
0100	0	0	0	0	1	0	0	0	0	0	1	1	0	0	1	1
0101	0	0	0	0	0	1	0	0	0	0	1	0	1	1	0	0
0110	0	0	0	0	0	0	0	0	1	0	1	1	0	0	0	1
1000	0	0	0	0	0	0	0	0	0	0	1	1	0	1	0	1
1001	0	0	0	0	0	0	0	1	0	0	1	1	0	0	0	1

이며  $IR_1 \wedge IR_0 = 1$  이면 1000이다. 다음 줄인 ROM Address 0001에는 state  $T_3$ 가 1이며 Next Address는 0011이다. 그러나 select는 010이므로서 (Table 2.5.1)  $\overline{IR}_0 = 1$  이면 Next Address Field에 있는  $T_7$ 을 위한 0011을 CAR에 기억하며 그렇지 않고  $\overline{IR}_0 = 1$  이면 increment하므로 Next Address가  $T_5$ 을 위한 0010이라는 것이다.

**2. 6. 결 론**

이 논문에서 체계적 설계방법을 써서 calculator를 설계했다. 이러한 방법으로 설계된 디지털 시스템은 제어부분과 데이터 부분으로 되어 있으며 제어부분 설계를 위해서 제어순서를 항상 결정하여야 한다. 이 제어순서의 microoperation을 state diagram으로 표시할 수 있다. 제어부분 설계는 one flip-flop per state 방법을 쓰거나 state diagram을 써서 state table을 구해서 synchronous sequential circuit로 실현하므로서 combination circuit부분을 PLA로 설계할 수 있다. 이 두 가지 방법으로 설계된 제어를 Hardwired 제어라고 한다. Microprogramming을 써서 제어부분을 설계한 것을 microprogrammed 제어라 한다. 이 세 가지 방법을 다 써서 calculator를 설계했다.

**참 고 문 헌**

- [1] 김명환, "디지털 시스템과 마이크로 프로세서 설계 : I, 체계적 설계 - 1", 전기공학회지, 제 31권, 1982. 7월.
- [2] The TTL Data Book for Design Engineers Texas: Texas Instrument, Inc..
- [3] F. Hill and G. Peterson; Introduction to Switching Theory and Logic Design, 3rd ed. New York: John Wiley and Sons, Inc., 1980.
- [4] F. Hill and G. Peterson; "DIGITAL SYSTEM: Hardware Organization and Design", 2nd Ed., John Wiley & Sons, Inc., 1978, pp. 121-420.
- [5] M. Mano; "Digital logic and computer design", Prentice-Hall, Inc., Englewood Clifts, N.J., 1979, Chapter 8.
- [6] Mano, M.M.; "Computer system architecture", Prentice Hall, Inc., Englewood Clifts, N.J., 1976.
- [7] Kline, M.M.; "Digital computer design", prentice-Hall, Inc., Englewood Clifts, N.J., 1977.
- [8] Chu, Y; "Computer organization and microprogramming", Prentice-Hall Inc., Englewood Clifts, N.J., 1972.