

Guard ring을 가진 平面構造 高耐壓 다이오드에 관한 실험

論文
28-7-2

An Experiment on High Voltage Planar Diodes with a Guard Ring

朴柱成* · 金忠基**
(Zoo Sung, Park · Choong Ki, Kim)

Abstract

High voltage planar diodes are fabricated employing a guard ring structure in addition to the main junction. The optimal guard ring position which gives the highest breakdown voltage is investigated experimentally. The breakdown voltage of the diode without the guard ring structure has been measured to be 550 volt while the maximum breakdown voltage of the diodes with the guard ring structure is about 1,000 volt.

1. 서 론

따른 파괴전압을 측정함으로써 guard ring의 最適 위치를 실험적으로 구하였다.

반도체 素子의 파괴전압(breakdown voltage)은 열방산(heat dissipation) 문제와 함께 高電力 素子의 중요한 특성이며 일반적으로 高電力 素子는 高耐壓을 요구한다. 高耐壓 素子는 대부분 입체구조(mesa structure)를 갖고 있으나⁽¹⁾ 입체구조는 제작工程중 mesa etching과 passivation이 어려워 수확율(yield)이 낮고 漏泄電流도 크다. 한편 평면구조(planar structure)를 가진 素子는 제작工程이 간단하여 수확율이 높고 漏泄電流도 적어 耐壓特性만 개선된다면 高電力 素子로서 많이 이용될 수 있다.

평면구조를 가진 高耐壓 素子의 제작 방법으로는 guard ring 또는 field limiting ring이라고 불리우는 float된 접합을 이용하는 방법⁽²⁾과 접합위에 field plate를 설치하여 접합부분의 電界를 감소시키는 방법⁽³⁾⁽⁴⁾이 알려져 있다.

본 논문에서는 高耐壓 素子의 기초가 되는 실리콘 高耐壓 다이오드를 guard ring를 이용하여 평면구조로 제작하여 보았다. 또한 guard ring의 위치의 변화에

2. 破壞電壓의 決定要因

실리콘 高耐壓 素子의 破壞電壓은 avalanche breakdown 현상⁽⁵⁾에 의하여 決定되며 avalanche breakdown 현상은 공핍영역(depletion region) 内에서의 carrier ionization coefficient, $\alpha(E)$, 가

$$\int_0^{W_d} \alpha(E(x)) dx = 1.0 \quad (1)$$

을 만족할 때에 일어난다. 식-(1)에서 $E(x)$ 는 위치 x 에서의 電界를 표시하고 W_d 는 공핍영역의 폭을 표시한다. $\alpha(E)$ 는 電界가 증가함에 따라 增加하므로 高耐壓 다이오드의 설계에서는 공핍영역內의 電界的 크기를 감소시키는 방법을 摸索하여야 한다. 평면구조형(planar) 실리콘 다이오드에서 공핍영역內의 電界는 공핍영역의 기하학적인 구조에 의하여 결정되며 이것은 다시 불순물의 농도, 접합의 푸율, 그리고 실리콘과 산화실리콘의 경계면에 존재하는 표면전하(Qss)⁽⁶⁾에 의하여 결정된다.

(1) 불순물 농도의 영향

불순물 농도가 균일한 p^+/n 접합이 역방향으로 바이어스되어 있을 때, 공핍영역內의 電界, $E(x)$,를 일차원

* 正會員：韓國電子技術研究所

** 正會員：韓國科學院·電氣·電子工學科教授·工博(當學會編修委員)

接受日字：1979年 4月 7日

적인 해석으로부터 구하면 그 결과는 다음과 같다.⁽⁶⁾

$$E(x) = E_{\max} - \frac{qN_D}{K_s \epsilon_0} x, \quad 0 < x < W_d \quad (2)$$

여기서 N_D 는 n 형역의 불순물 농도이며 q 는 電子의 電荷, K_s 는 실리콘의 상대유전율, ϵ_0 는 공기의 유전율, E_{\max} 는 접합에서의 최대電界의 크기이고 W_d 는 공핍영역의 크기이다.(그림 1 참조) 한편 E_{\max} 와 W_d 는 접합에 인가한 역방향의 전압 V_R 에 의하여 다음과 같이 결정된다.

$$E_{\max} = \sqrt{\frac{2q(V_D + V_R)}{K_s \epsilon_0}} N_D \quad (3)$$

$$W_d = \sqrt{\frac{2K_s \epsilon_0 (V_D + V_R)}{qN_D}} \quad (4)$$




그림 1 일차원적인 다이오드에서의 전개의 분포

Fig. 1 Field distribution in a one-dimensional (plane) junction

여기서 V_D 는 접합의 built-in potential을 표시한다. 식 (2), (3), (4)는 n 형역의 불순물 농도가 낮을수록 공핍영역의 폭이 넓어지고 공핍영역내의 전계가 전체적으로 감소하는 것을 보여준다. 따라서 高耐壓 다이오드의 제작에서는 보통 불순물 농도가 낮은 n 형 wafer의 뒷면을 p^+ 로 확산시킨 diffused wafer를 사용한다.

(2) 접합의 곡률효과(Effect of Junction Curvature) 평면구조형으로 p^+/n 접합을 제작하면 제작된 접합은 불순물의 측방향 확산(side diffusion)때문에 그림 2와 같은 구조를 갖게된다. 따라서 평면구조형으로 제작된 접합(planar junction)은 접합의 중앙에서는 일차원적인 접합(plane junction)이 되고 접합의 끝부분에서는 원주형 접합(cylindrical junction)이 된다. 원주형 접합에서는 공핍영역내의 전계가 앞에서 구한 일차원적인 접합의 경우보다 크며⁽⁷⁾⁽⁸⁾ Baliga⁽⁶⁾에 의하면 원주형 접합의 파괴전압, BV_c 는

$$BV_c = BV_p \left\{ \frac{1}{2} \left[\left(\frac{r_j}{W_d} \right)^2 + 2 \left(\frac{r_j}{W_d} \right)^{6/7} \right] \cdot \ln \left[1 + 2 \left(\frac{W_d}{r_j} \right)^{8/7} \right] - \left(\frac{r_j}{W_d} \right)^{6/7} \right\} \quad (5)$$

로 주어진다. 여기서 BV_p 는 일차원적인 접합의 파괴




그림 2 평면구조형 다이오드의 단면도

Fig. 2 Cross-sectional view of a planar diode

전압이며 r_j 는 원주형 접합의 반경이고 W_d 는 일차원적인 접합이 파괴될 때의 공핍영역의 폭을 나타낸다. 식 (5)를 그림으로 나타낸 그림 3은 원주형 접합의 파괴전압이 일차원적인 접합의 파괴전압보다 훨씬 낮은 것을 보여준다. 따라서 평면구조형으로 제작된 접합의 파괴전압은 접합의 깊이, 즉 원주형 접합의 반경에 의하여 크게 좌우되며 높은 파괴전압을 얻기위하여서는 접합의 깊이(r_j)를 크게 하여야 함을 알 수 있다.




그림 3 원주형 접합의 파괴전압이 접합의 반경에 따라 변화하는 모양⁽⁸⁾

Fig. 3 Dependence of the breakdown voltage of a cylindrical junction on the junction radius⁽⁸⁾




그림 4 표면전하에 의한 공핍영역의 변화

Fig. 4 The change of the depletion region due to the interface charge

(3) 표면전하의 영향

실리콘 wafer를 산화시켜 산화실리콘(5 : O₂)막을 형

성하면 실리콘과 산화실리콘의 경계면에는 正電荷가 존재하게 된다.⁽⁵⁾ 실리콘 wafer가 n 형일 경우, 경계면의 正電荷는 실리콘 표면의 전자농도를 증가시키며 이로 인하여 공핍영역의 모양은 그림 4와 같이 된다. 그림 4와 같은 공핍영역의 모양은 공핍영역 내의 전계를 증가시키며 따라서 표면전하는 평면구조형 접합의 파괴전압을 Baliga의 결과보다 더욱 낮게 하는 효과를 준다.

3. Guard ring을 사용한 平面構造 高耐壓 다이오드

그림 2와 같은 평면구조형 다이오드를 제작할 때 접합을 형성하는 p^+ 형역과 가까운 거리에 또 하나의 p^+ 형역(guard ring)을 형성하면 主接合(main junction)의 파괴전압을 증가시킬 수 있다. Guard ring이 主接合의 파괴전압을 증가시키는 이유는 그림 5에 보인 공핍영역의 모양을 그림 4와 비교하여 보면 쉽게 이해할




그림 5 Guard ring을 이용한 p^+/n 다이오드의 구조
Fig. 5 Structure of a p^+/n diode with a guard ring

수 있다. 主接合이 역방향으로 바이어스 되면 guard ring은 主接合 부근의 공핍영역의 폭을 반경을 증가시켜 주며 그 자신은 主接合의 전압보다 낮은 전압으로 충전된다. 따라서 guard ring은 접합의 폭을 효과에 의하여 파괴전압이 낮아지는 것을 어느정도 보상하여 주며 역방향의 바이어스에 대하여는 主接合과 guard ring이 직렬로 연결되어 있다고 생각할 수도 있다. 이상으로부터 guard ring에 의한 파괴전압의 증가는 guard ring의 위치와 공핍영역의 크기에 의하여 결정

될 것을 예측할 수 있다.

본 실험에서 사용한 wafer는 표 1에 보인 것과 같은 diffused wafer로서 N형역의 불순물 농도는 약 10^{14} atoms/cm³이다. 이 wafer에 接合의 깊이가 $20\mu\text{m}$ 가 되도록 p^+/n 접합을 형성하면 guard ring이 없는 경우의 破壞電壓은 약 800volt가 되고 공핍영역의 폭은 약 $140\mu\text{m}$ 가 될 것을 Baliga의 식으로 부터 예측할 수 있다. 그러나 표면전하의 영향을 고려하면 파괴전압이 더욱 낮아지며 또 공핍영역의 크기도 감소할 것이다. 이러한 점을 고려하여, 본 실험에서는 guard ring과 主接合간의 거리, W_G , 를 $35\mu\text{m}$, $45\mu\text{m}$, $55\mu\text{m}$, $65\mu\text{m}$, $85\mu\text{m}$, 그리고 $105\mu\text{m}$ 로 하고 각 위치에 대한 파괴전압을 측정하여 guard ring의 最適위치를 실험적으로 구하였다.

표 1. 실험에 사용된 diffused wafer의 규격
Table 1. Specification of the diffused wafer used in the experiment

Orientation	(100)
Type	N^- On N^+
Dopant	Phosphorus
N^- -Resistivity	$65 \sim 95\Omega\text{-cm}$
Total Thickness Of the wafer	$248 \sim 258\mu\text{m}$
N^+ Diffusion Depth	$105\mu\text{m}$

표 2. 다이오드의 제조 공정
Table 2. The fabrication sequence of the diode

Initial oxidation	$1,200^\circ\text{C}$, O_2 Through 97°C water, 60min,[9] $X_0=0.8\mu\text{m}$
1st Mask	Define P^+ Regions
Boron Predeposition	Boron Spin on Source ($c_s=5 \times 10^{20} \text{ cm}^{-3}$)[10] $1,100^\circ\text{C}$, dry N_2 , 2hrs
Boron drive-in	$1,200^\circ\text{C}$, dry O_2 , 17hrs $\rho_s=6\Omega/\square$, $X_s=21\mu\text{m}$
2nd mask	Define Contact Area
Metallization	$1\mu\text{m}$ Aluminum Deposition with Electron-beam Evaporator
3rd mask	Define Aluminum Alloy
	450°C , dry N_2 , 20min

4. 실험결과 및 검토

본 실험에서 사용된 다이오드의 제조 공정은 표 2와 같다. 대부분의 공정은 표준공정이나 p^+ 형역의 drive-in 확산공정이 17시간으로 상당히 긴 것이 특징이다. 이것은 p^+ 형역을 $20\mu\text{m}$ 의 깊이로 확산시키기 위한 것

이다. 제작된 다이오드의 파괴전압은 Tektronix 576 Curve Tracer를 사용하여 측정하였으며 그 결과는 그림 6과 같다. 제작된 다이오드의 파괴전압은 다이오드에 따라 조금씩 다르게 나타났으며 그림 6의 error bar는 측정된 다이오드 4개 중 2개이상을 포함하는 범위를 표시한다. 그림 6은 또한 guard ring이 없는 다이오드의 파괴전압이 약 550 volt임도 보여주고 있다. 이것은 Baliga의식을 사용한 예측값보다 적으며 그 이유는 표면전하에 의한 것이라고 생각된다. Guard ring을 사용한 다이오드의 파괴전압은 대부분 guard ring이 없는 다이오드보다 높으며 예측한 바와 같이 guard ring의 위치에 따라 변화한다. guard ring의

파괴전압의 1.8배 가량 되었으며 약 1,000volt의 파괴전압을 쉽게 표면구조형으로 얻을 수 있었다. 본 실험은 다이오드의 경우에 국한되었으나, 그 결과는 高耐壓 트랜지스터의 제작에도 직접 이용될 수 있을 것이다.

謝 意

본 연구에 필요한 wafer를 제공하여 주신 대한반도체 주식회사의 김정진상무님과 연구도중에 많은 도움을 주신 최성현씨에게 감사를 드립니다.

참 고 문 헌




그림 6 Guard ring의 위치에 따른 파괴전압의 변화
Fig. 6 Breakdown voltage versus guard ring position

주접합에 너무 가까이 있으론 Guard ring에 의하여 공핍영역의 폭을 반경이 별로 증가하지 못하여 따라서 파괴전압의 증가도 적다. 한편 guard ring이 너무 멀리 멀어져 있으면 주접합이 파괴될 때의 공핍영역이 guard ring에 도달하지 못할 것이고 이때에는 guard ring은 아무런 효과도 주지 못한다. 본 실험 결과는 guard ring의 위치가 주접합으로부터 $65\mu m$ 정도 멀어져 있을 때의 파괴전압이 가장 높았으며 이때의 파괴전압은 1,000 volt로써 guard ring이 없는 다이오드의 파괴전압(550 volt)의 약 1.8배이다.

5. 결 론

평면 구조형으로 다이오드를 제작할 때 guard ring을 첨부시킴으로써 파괴전압을 증가시킬 수 있음을 보였다.

Guard ring의 위치가 최적일 때 guard ring을 가진 다이오드의 파괴전압은 guard ring이 없는 다이오

- (1) See for example, V.A.K. Temple and M.S. Adler, "A Substrate Etch Geometry for Near Ideal Breakdown Voltage in p-n Junction Devices," IEEE Trans. on Electron Device, vol. ED-24, No. 8, Aug., 1977
- (2) M.S. Adler, V.A.K. Temple, A.P. Ferro, and R.C. Kustay, "Theory and Breakdown Voltage for Planar Devices with a Single Field Limiting Ring," IEEE Trans. on Electron Device, vol. ED-24, No. 2, Feb., 1977
- (3) F. Conti and M. Conti, "Surface Breakdown in Silicon Planar Diodes Equipped with Field Plate," Solid-state Electronics, vol. 15, No. 1, Jan., 1972
- (4) S.M. Sze, Physics of Semiconductor Devices, Chapter 3, John Wiley & Sons, Inc., 1969
- (5) B.E. Deal, M. Sklar, A.S. Grove, and E.H. Snow, "Characteristics of the Surface-state Charge (Q_{ss}) of Thermally Oxidized Silicon," Journal of Electrochemical Society, vol. 114, Mar., 1967
- (6) A.S. Grove, Physics and Technology of Semiconductor Devices, Chapter 6, John Wiley & Sons, Inc., 1967.
- (7) V.A.K. Temple and M.S. Adler, "Calculation of the Diffusion Curvature Related Avalanche Breakdown in High Voltage Planar p-n junctions," IEEE Trans. on Electron Devices, vol. ED-22, No. 10, Oct., 1975
- (8) B.J. Baliga and S.K. Ghandhi, Analytical Solutions for the Breakdown Voltage of Abrupt Cylindrical and Spherical Junctions, "Solid-state Electronics, vol. 19, No. 9, Sep., 1976
- (9) 최연익, 김충기, "실리콘 산화공정에 대한 실험적 고찰" 전자공학회지 제16권, 1호, 1979년 2월
- (10) 김충기, 정태원, "Spin-on Source에 의한 실리콘내의 불순물 확산" 전기학회지 제27권, 6호 1978년 12월