

Microcomputer의 音聲 Cassette Tape Recorder Interface 方式에 관한 研究

(A Study on Microcomputer Interface to Audio Cassette Tape Recorder)

李 太 遠*, 朴 壽 琦**

(Rhee, Tae Weon and Park, Yong Kie)

要 約

Microcomputer system 과 音聲 cassette tape recorder 의 interface 方式에 관한 研究로서 並列式 interface adapter 를 使用하여 byte 組合을 software 的으로 解決하였으며 간단한 motor 倒御도 할 수 있었다. 또 간단한 回路를 使用한데 比하여 byte 當의 data 處理 速度는 6.6ms 가량 改善할 수 있었다.

Abstract

In this paper is studied a method of interfacing microcomputer system with an ordinary cassette tape recorder. The use of a parallel interface adapter has made it possible not only to construct a byte in software method but also to control motor operation of the recorder. Considerable improvement of the data handling speed is accomplished in spite of a relatively simplified network configurations.

1. 序 論

音聲 cassette tape recorder 를 microcomputer 와 interface 하는 데에 PED 方式이 많이 採擇되며 이는再生信號 자신이 同期信號를 發生시킬 수 있다는 長點이 있기 때문이다. 그러나 Interface 回路가 매우 복잡해지는 難點이 있다.

ASK, FSK, PSK 等과 같은 data 變調方式은 再生信號 자신이 同期信號를 發生시킬 수는 없으나 變復調回路가 비교적 簡便하고 error 率도 그다지 높지 않아 cassette tape recorder interface 回路에 많이 利用되고 있다.^{7,8)}

本 論文은 data 處理에 따르는 變復調 過程에서 直流成分을 제거해야 하고 位相을 정확히 檢出해야 하는

問題點이 있는 ASK 나 PSK 變調方式을 피하고, 變復調 過程이 몇 개의 gate 와 PLL 回路의 使用으로 간단히 이루어지는 FSK 變調方式을 採擇하였으며 data 의 變調 周波數 간격을 적절히 조절하여 더욱 回路를 간소화시킬 方法을 생각하였다. data 를 記錄하고 再生할 때 直列을 並列로 並列을 直列로 變換하는 裝置를 포함하지 않은 PIA (peripheral interface adapter) 를 使用하여 software 的으로 byte 組合을 構成하였고, FSK 變調波를 적당히 gate 組合하여 同期信號를 만들었으며 이를 Flip-Flop 을 利用해서 data 에 同期시켰다. 그리고 parallel interface 裝置를 使用하는 利點을 살려서 간단한 motor 倒御를 시도하였다.

2. 音聲cassette tape recorder 의 考察

1) tape 特性

cassette tape 의 周波數 特性에 관한 資料는 이미 많은 文獻들에서 發表되고 있다.^{1,2,3)} 따라서 여기서는

*** 正會員, 高麗大學校 電子工學科
(Dept. of Electronic Eng., Korea University)
接受日字 : 1977年 12月 19日

周波數特性에 관하여서는 언급하지 않고, 入力電壓의 變動에 따르는 再生信號出力에 관하여 考察하기로 한다.^{1,2,3)}

入力電壓의 變動은 再生信號出力電壓에는 큰 영향을 주지 않지만 매우 큰 入力電壓를 가하면 cassette tape recorder 内部 증폭回路의 bias가 바뀌거나 大信號特性이 되어 再生이 어렵게 된다. 그러므로 cassette tape recorder의 「MIC」入力端子를 使用할 경우 50mv~1v가 適當하겠고, 「AUX」入力端子를 使用할 경우 500mv~3v가 適當하다. 그러나 「MIC」入力端子를 使用하면 入力信號準位가 낮기 때문에 記錄過程에서 入力信號의 비슷한 準位의 雜音이 들어갈 수 있으며 이 경우 올바른 出力信號를 얻기가 곤란하므로可能하면 「AUX」入力端子를 使用하는 것이 좋다. FSK 變調波를 記錄하였을 때 再生信號出力은 周波數가 높은 쪽의 信號가 낮은 쪽의 信號에 比해 그 진폭이 작아지게 되며 이는 FSK 複調過程에서 data의 「0」準位의 폭(duration)을 줄이게 되어 error의 原因이 된다. 이는 出力swing을 크게 하므로써 改善되기 때문에 再生過程에는 항상 cassette tape recorder의 出力を最大程度로 할 필요가 있다.

2) tape format

tape format은 ANSI規格에 따라構成하였다. 그림 1에서와 같이 tape가進行하는方向을「앞」으로 잡아서 1byte의 preamble data를 設定하여 記錄된 data의始作點을 알려주도록 하였으며 16進法으로「55」의 연산부호를 使用하였다.

다음 1byte는 page number로定하여 cassette tape의 data block를 각각에番號를指定하여 줌으로서 再生할 때 記錄되어 있는 data block를 中에서 원하는 block만을選擇할 수 있도록 하였다. data block의 記錄이 끝나면 data의 記錄이 끝났음을 알려주는 1byte의「postamble data」를 記錄하도록 하였고, 16進法演算符號로「AA」를 使用하였다. 그리고 각 data block를 사이에는 약 2sec 가량의 gap을 두어 각 block들을 쉽게區別할 수 있도록 하였다.




그림 1 Tape format
Fig. 1 Tape format

3) data format

data 記錄과 再生은 software的으로 實行하였기 때-

문에一般的의 data format을 무시하고 각 byte마다 2~3개로構成되는 frame bit는 使用하지 않았다.^{5,9)} 이는 원래 hardware的으로處理되며 byte와 byte 사이를區別하기 위하여 使用되는 bit이므로 software的으로 byte를組合하는 경우 data處理速度가 늦어지며 program이 복잡하게 되어 결코有用하지는 못하다. 따라서 그림 2-(b)에서와 같이 data format을構成하였으며 그림 2-(a)의 frame bit를 使用한一般的의 data format와比較하였다.




그림 2 Data format
Fig. 2 Data format

3. FSK

1) FSK 變調

FSK 變調는 周波數가 다른 두 개의 ASK 變調를 位相에 차이를 두어 合해 놓은 모양으로 나타난다. 이런 모양의 FSK 變調를 實行하는 方法에는 대개 數개의 gate를 使用하는 것이 보통이다.^{7,8)}

本研究에서는 두 개의 AND gate와 하나의 OR gate를 使用해서 multiplexer回路를構成하므로서 FSK 變調를 實行하였다. 대개는 multiplexer出力端에 BPF를 연결하여 정확한周波數를選擇하고 雜音을 줄여서 正弦波를 만들도록 FSK 變調의 error를 줄여왔다. 그러나 「1」과「0」에 대한周波數比를適切히 조정하면 filter를 使用하지 않아도 FSK 變調 error를 줄일 수 있으며 回路構成은 매우 간단하게된다. 이를 그림 3에서 보여 주었으며 「0」準位의周波數를 1200Hz로 「1」準位를 2400Hz로 잡았다.




그림 3 FSK 變調回路
Fig. 3 FSK modulation circuit

2) FSK 複調

FSK 複調는 PLL回路를 使用하였으며 $f_1(2400\text{Hz})$ 과 $f_0(1200\text{Hz})$ 의 中心周波數(1800Hz)를決定하면 PLL의

出力은 ripple 이 섞이기는 하지만 data 모양을 재생할 수 있다. 그림 4에서 그 방법과 出力波形을 나타내었으며 cassette tape의 FSK 재생 신호의 準位를 충족하여 小信号 입력일 경우에도 모두 檢出할 수 있도록 한 후 PLL 회로를 통과하면 그림 4-b 의 ④)의 波形과 같이 data 單位 「1」에 해당하는 周波數에서는 swing의 아래쪽 準位가 올라가고 「0」에 해당하는 周波數는 위쪽 準位가 내려와서 data의 形態를 만든다. 이 신호를 BPF를 통과시켜 ⑤)과 같은 波形을 만든 다음 ⑥)를

位檢出(level detect)하면 처음에 記錄하였던 data 信號(?)을 얻을 수 있다.




그림 4-a FSK 複調回路

Fig. 4-a FSK Demodulation Circuit




그림 4-b FSK 複調波形

Fig. 4-b FSK Demodulated wave form

4. data 同期回路

FSK 變調波를 만들기 위하여 發生시킨 4800Hz 信號를 그림 5에서와 같이 2400Hz 와 AND 演算하여 pulse duration 을 4800Hz 의 半週期인 1.21ms(그림 6-c)로 한 다음 이를 다시 1200Hz 와 AND 演算하였다. 이렇게 하여 이루어진 信號(그림 6-E)는 1200Hz 波이므로 周期는 0.83ms 이지만 pulse duration 은 0.21ms 로 되어 있다. 이 信號는 變調시킬 data 와, D Flip-Flop 을 通하여 同期시키고 複調된 data 도 같은 方法으로 2회 同期시켜서 그림 6-F 와 같이 asynchronous 한 data 를 그림 6-G 와 같은 동기 data 로 만들었다.

또 data 가 300 baud 이고 同期信號가 1200Hz 이므로 同期信號는 data 1 bit 당 4 同期가 포함되게 되어 software 的再生過程에서도 마찬가지로 1 bit data 를 4 部分으로 나누어 4 번 읽어서 모두 같은 때를 data 로 받아 들인다. 同期信號를 1200Hz 이상의 周波數로 잡으면 좀더 error 를 줄일 수는 있으나 1 bit 当 同期信號의 週期가 많아져 program 이 짙어지게 되고, 同期信號의 週期가 짧아지므로 program 實行時間에 제약을 받게 되는 難點이 있다. 그림 7에서 data 와 同期信號를 보여 주었다.




그림 5 data 同期回路

Fig. 5 Data synchronizing circuit




그림 6 data 同期波形

Fig. 6 Data synchronized waveform





그림 7 1 bit 内의 同期信號

Fig. 7 Synchro. signal in one bit

5. motor 制御回路

그림 8 과 같이 cassette tape recorder의 電源回路의 remote jack에 SCR을 連接하고 SCR의 gate에 PIA의 data line을 連接하여 「1」상태에서 gate가 on 되어 SCR을導通시키므로서 motor를 制御하였다. 그러나 PIA 出力電壓이 3v 内外이고 電流가 1.6mA 밖에 되지 않아 PIA 出力を SCR의 gate에 直接連接하여서는 SCR이 動作하지 않는다. 또 SCR의 cathode와 cassette tape recorder의 電源端子를 等電位로 하였으므로 實在 SCR의 gate電壓은 0.7v 程度에서 動作하였지만 이 경우 cassette tape recorder의 電源電壓이 6v 이므로 SCR의 gate電壓은 接地點으로부터 6.7~7.5v 가 되어야 하고 트리거 電力이 0.1w가 必要하므로 두개의 TR을 使用해서 PIA 出力의 電流와 電壓을 증폭하여 SCR gate에 連接하였다. 단 DC電源을 使用할 경우 SCR의 turn off를 위해 別途의 回路가 必要한 것이다 여기서는 平滑化시 않은 脈流를 利用하였으므로 回路가 簡單하였다.






그림 10 全體回路構成
Fig. 10 Total network schematic diagram

PIA에서 PA₀는 data 記錄을 위하여 byte의 0 bit를指定하는 것이며 PA₇은 byte의 7bit를指定하는 것이다. 따라서 data의 記錄과再生을 위한 program이 매우 便利해지게 된다.

7. Software

1) 記錄 program

가) motor驅動 및 始作 data 表示 program.

記錄 program이 處理되기 始作하면 PIA 内部의 DDR (data direction register)를 set 시켜 data register 가 出力으로動作하도록 하였으며 motor驅動 address인 COO2 番地에 80을 貯藏시켜 motor를 驅動시킨 다음 address와 page 番號를 指定하여 주는 data를 motor가 安定速度에 到達할 때까지 display하였다. motor가 安定速度에 到達하는 時間은 약 1.1sec이나 再生 program의 連續的인 使用을 위하여 2sec 동안 遲延하였다. 또 microcomputer system이 display와 data 處理를 同時에 할 수 없으므로 data register 속에 「0」을 순서대로 4 번 出力시킨 後 data 處理 program으로 간다. 그림 11은 이 program의 flowchart이다.

나) data 處理 program

이미 說明한 data format에 의해서 먼저 1byte의 preamble data를 處理하기 위하여 subroutine으로 branch 한다. 이 data의 마지막 bit와 다음 data 첫 bit 사이의 一定한 간격을 維持하기 위하여 3.3ms의 遲延 program을 處理한 다음 page number를 위한




그림 11 motor驅動 및 始作 data 表示 program의 flowchart

Fig. 11 Flowchart of program for motor start and data display

1byte를 處理하고 memory에 貯藏된 data를 읽어들여 preamble data를 處理할 때와 마찬가지로 subroutine

으로 branch 한 후 1byte 처리할 때마다 address 를 증가시키면서 같은 과정을 계속 되풀이 한다. 한 과정 이 끝날 때마다 마지막 data 의 address 와 처리를 끝 낸 data 의 address 를 비교하여 마지막 address 와 같 아지면 postamble data 를 처리한다. 그림 12에서 이 program 의 flowchart 를 나타내었다.




그림 12 data 處理 program 的 flowchart
Fig. 12 Flowchart of data processing program

다) motor 停止 및 마지막 data 表示 program.

data의 記錄이 모두 끝나면 PIA 의 data register 를 clear 시킴으로 motor 를 停止시키고 마지막 data 와 address 를 microcomputer 의 表示裝置에 나타내어 data 記錄過程이 모두 끝났음을 알려주며 마지막 data 가 정 확히 記錄되었음을 알 수 있게 했다. 이 program 이 程理된 後 system의 reset key 를 눌러주지 않으면 system

도 계속해서 display program 을 處理한다. 이 program 의 flow chart 를 그림 13에 보여 주었다.




그림 13 motor 停止 및 data 表示 program 的 flowchart

Fig. 13 Flowchart of program for motor stop and data display

라) data 記錄 subroutine

data 的 處理를 容易하게 하고 program 的 byte 數




그림 14 記錄 subroutine 的 flowchart
Fig. 14 Flowchart of Recording subroutine

를 뜯기 위하여 subroutine program 을 別途로 두었다. 1byte 를 直列(serial)로 記錄하기 위하여 data 의 첫 bit 를 記錄한 다음 1bit 씩 左로 뜯기면서 8bit 가 記錄되었는가를 확인한다. 여기서에 bit 들 사이의 간격을 조절하기 위하여 3.3ms 의 遲延 program 을 處理한 다음 源 program 으로 돌아가게 된다. 그림 14 는 이 program 의 flowchart 이다.

2) 再生 program.

가) motor 驅動 및 始作 data 表示.

이미 설명된 記錄 program 과 大同小異하나 tape 가
安定速度에 到達하기 위한 遲延時間이 1.5ms라는 點
과 記錄과 再生을 區別하기 위하여 記錄의 경우보다
큰 「0」을 microcomputer 의 표시장치 위에 表示한다
는 것이 다르다. 이에 對한 flowchart는 그림 15와
같다.

4) preamble 判定 program

preamble data는 16進法으로 「55」를 定하였으므로 「1」과 「0」을 交代로 모두 8번 읽어야 하며, 이는 data block의 始作을 알려주므로 正確히 同期되어야 한다. 따라서 각 bit마다 4개의 同期信號에 맞추어 1bit를 4번 읽어 모두 같은 때만 올바른 bit로 認定하도록 하였다. 이 program의 flowchart는 그림 16에 보여다.

다) data 再生 program

preamble 다음 1byte 를 읽어서 address [1A04]에
貯藏되어 있는 page number 와 比較하여 같으면 다음




그림 15 motor 可動 및始作 data 表示 flowchart
 Fig. 15 Flowchart of program for motor start
 and data display in reproduction phase




그림 16 preamble 判定 program 의 flowchart
Fig. 16 Flowchart of preamble check program

data 를 읽고 다르면 다시 preamble 判定 program 으로 되돌아간다.

page number 를 比較한 다음 똑같은 方法으로 계속해서 data 를 읽으면서 address 를 한번씩 增加시켜 마지막 data address 와 比較한다. 이때 마지막 address 와 같으면 마지막 다음 program 으로 간다. 이 progr-

am의 flow chart는 그림 17에 보여 주었다.

라) postamble 判定 및 error check program

data block 의再生이 모두 끝났음을 알리는 postamble 을 읽기 위하여 program 은 또 다시 subroutine 으로 branch 한다. 그리고나서 postamble 과 16進法數 「AAA」를 比較하여 같으면 motor 停止를 위한 program




그림 17 data 再生 program 的 flowchart
Fig. 17 Flowchart of data reproducing program




그림 18 postamble 判定 및 error check, 마지막 data 表示의 flowchart.

Fig. 18 Flowchart of program for postamble check, error check, and data display





그림 19 data 再生 subroutine program 的 flowchart

Fig. 19 Subroutine program flowchart for data reproduction



으로 가고, 그렇지 않으면 error 指示 program으로 간다. error 指示 program은 data 再生이 잘못되었음을 알려 주기 위하여 microcomputer의 表示裝置에 「E」를 4 번 表示하도록 하여 使用者에게 data를 잘못 읽었음을 認識시켜준 後 motor를 停止시키도록 하였다. 이에 관한 flow chart는 그림 19에 보였다.

마) motor 停止 및 마지막 data 表示 program.
postamble 을 比較하여 올바른 data 이면 data 再生이 完了되었으므로 motor를 停止시키고 記錄에서 와 거의 같은 方法으로 마지막 data 와 address를 表示시키고 난 後 program을 모두 끝낸다. 이에 관한 flow chart는 그림 18에서 보였다.

나) data 再生 subroutine

이 program은 直列로 들어오는 data를 8bit로 나누어 읽으므로써 byte를 組合하는 program이다. 각 bit는 이미 說明한 바와 같이 4 번 읽어서 그 中 한 部分만을 選擇하여 data로 使用하였다. 이 program에서는 index register가 가장 많이 使用되었으며 特히 byte 組合過程에서 memory 參照命令를 使用해서直接 memory에서 byte 組合을 하였다. 또 각 bit를 4 번 읽었으므로 그 中 어느 部分을 選擇하느냐 하는 것은 使用者が 임의로 選擇할 수 있으며 가능한 한 가장 error가 적고 同期가 安定된 部分을 使用하는 것이 좋다. 이 program의 flowchart를 그림에 보였다.

8. 實驗 및 檢討

實驗은 먼저 音聲 cassette tape recorder의 選擇과 그 特性을 調査하는 것부터 始作하였으며, 國內生產製品中에서 特別한 構造를 갖지 않은 것을 選擇하여周波數特性과 기계적인 性質을 調査하였다. FSK 變調는 回路의 簡略化와 實驗의 正確性을 기하기 위하여 tape recorder와의 連結實驗을 여러번 反復한 結果 周波數 간격을 적절히 조절하여 이미 說明된 方法으로構成하였다.

FSK復調回路의 構成方法에는 여러 가지가 있겠지만 그 中 가장 간단히 이루어지는 PLL回路를 採用하였다.

以上과 같이 hardware를 構成한 뒤 software를 構想하였으나 再生 data block 내의 始作點의 位置를 software만으로는 알 수 없으므로 다시 hardware의 으로 同期시키는 方法을 생각하게 되었다. 대개의 경우 data에서 同期信號를 抽出하는 것이 보통이지만 여기서는 外部에서 同期信號를 data에 실어 주는 方法을 採擇하였다. 이로서 hardware의 構成을 끝내고

software의 記錄 program과 再生 program을 始作하였으며 記錄 program에서는 data를 8bit로 나누어 記錄시키는 subroutine을 構成하여 이를 基本으로 하여 다음 program을 構成하였다. 再生 program은 data block의 preamble 位置를 正確히 읽기 위한 program으로부터 始作하였다. microcomputer system의 命令處理時間의 불규칙과 同期信號의 不安定 때문에 preamble data 處理가 어려웠으나 同期信號를 命令處理時間과 一致시킴으로서 해결할 수 있었다. 사진 1은 全體 實驗의 사진을 나타내었다.




사진 1 全體 實驗 回路의 사진

photo. 1 Total layout of the experiment devices

9. 結論

直列을 並列로 變換하는 回路를 포함한 adapter를 使用하면 motor 制御가 不可能하지만 並列型 adapter를 使用하면 간단히 이를 制御할 수 있으며 音聲 cassette tape recorder 内部의 기계적인 스위치를 電子式 스위치로 變換함으로써 rewind 및 fast forward 까지도 制御가 可能하며 이를 위한 program을 개선하면 microcomputer system이 音聲 cassette tape recorder全體를 制御하는 것도 可能하다. 特히 tape format에 page number를 指定하였기 때문에 再生하고자 하는 data가 tape의 어느 位置에 있더라도 再生 program에 의해서 손쉽게 再生시킬 수 있다.

本研究의 interface 方式은 digital cassette tape recorder에 뭇지 않은 deck 制御를 遂行할 수 있으며 간단한 回路構成으로 더 빠른 data 處理를 할 수 있어 補助記憶 裝置로서 뿐만 아니라 入出力 裝置로서도 매우 有用하다. 또한 program 開發을 위하여서는 더 없이 便利한 裝置라 생각된다.

參 考 文 獻

- 1) M. Howey: "Digital Cassette Overcome Their Past Electronics" 1970. 6.
- 2) Ronald. C. Houts: "A Digital System for Compensating Time-Base Error in Analog Tape Recorders" IEEE Trans. Communication Tech. 1970. 6. p.209-212.
- 3) Davies; "Magnetic Tape Instrumentation" Mc Graw-Hill Book Company, Inc. 1961.
- 4) Hilburn & Julich; "Microcomputers/Microprocessors" Prentice-Hall. Inc. p.187-190.
- 5) "Audio Cassette Interface" Motorola users manual 1976. p.2-4-10.
- 6) A.O. Williman & H.J. Jelinek; "Introduction to LSI Microprocessor Developments" Computer VOI 3. 1976. 6. p.34-6.
- 7) A. Bruce Carlson; "Communication System" Mc Graw-Hill, Inc. 1975. p.389-398.
- 8) Jack Salz; "Communications Efficiency of Certain Digital Modulation Systems" IEEE Trans. Communication Tech. 1974. 4. p.97-192.
- 9) "M6800 Microprocessor Application Manual" Motorola Semiconductor Products, Inc. 1975.
- 10) M6800 Microprocessor Programming Manual" Motorola Semiconductor Products, Inc. 1975.
- 11) "Micro 68 Users Manual and TCC 3 Manual" Electronic Product Associates, Inc.