A Study on the design of the compiler for a TTL simulator

TTL 시뮬레이터의 콤파일러 설계에 관한 연구

The special mini-computer was designed with the one-bus line systems employing the integrated circuits, and was studied by the method of easily making the compiler in 16 bits with each instruction fields. When the 160 nano seconds for a fundamental cycle were used, the optimum operating time for a TTL IC was equal to the access time for the main memory unit. As a result, the circuits were very simple, and the simulator functioned well for all the programs.

본 논문에서는 특수 고적의 소형 전자계산기를 단일 뻐스선 방법에 의한 TTL 집적회로로 설계하였으며, 각 지령어의 길이를 16비트르 구성함으로써 더욱 간편한 콤파일러를 연구하였다. 또한 본 실험에서 160nsec의 기본 주기를 택함으로써, TTL IC의 동작시간에 따른 최적치와 기억소자의 악세스 타임이 같게 되었고, 구성 회로도 간단하게 만들어졌으며, 모두 프로그램도 만족하게 처리되었다.