

Devices 및 Materials 特集

成 英 權*

PN接合機能의 Block化 및 超小型化

一 차례

1. 序論
2. 半導體의 電氣的性質 및 그 應用
3. PN 결합의 기능

4. 半導體 PN接合 機能의 超小形化 및 block化
5. 結論

1. 序論

高度로 발달된 오늘날의 電子工學에 있어서 앞으로 더욱 高度의 성능과 복잡한 機能이 요구되어 감에 따라 복잡화된 電子回路시스템을 가능한 한 소형화시키고 輕量化시키기 위한 여러 방식의 연구가 진행되고 있다. 즉 고체의 한 block에 될 수 있는限 많은 기능을 구비시켜 그것만으로增巾, 發振이란 복합기능을 발휘할 수 있는 장치의 출현에心血를 기울이고 있다. 이와 같은 새로운 분야는 Molecular science, Molecular electronics, Moletronics, Solid circuit, Function block 등의 명칭으로 불리고 있으며 어느 것이나 그 목적은 小型化인 동시에 동작원리의單純化에 의한信賴度의 向上에 있고 아울러輕量 및 소비전력의 감소화 등도 隨伴해서요망되는 사항이다. 그러나 오늘날 이들에 인용되고 있는 재료는 半導體중에서도 Si에 局限되고 있다. 그 이유로서는 급속한 트랜지스터의 진보에 따라 이 Si 재료의 성질이 잘 파악됨과 동시에 현저하게 발달한 加工기술에 힘 입어서이나 차츰 다른 반도체, 자성체, 유전체 및 超電導物質로轉換시키려는 노력이 경주되고 있다. 재료가 풍부할수록 각機能材料의 콤비네이션으로 우수한 기능 block의 실현도 가능하므로 지금까지 여러 현상과 그 존재가 확인되었으면서도 응용되지 않았던 여러 효과도 이용될 것이고 또한 효과를 확인하면서도 장치자체의大型化로 인하여 채택하지 않았던 효과들도 소형으로 再現될 것이다. 그러나 현실은 거의 Si에 국한하고 있기 때문에 Si의 PN 접합이 발휘하는 여러機能이 Moletronics에서 어떻게 이용되는가를 몇 가지 예를 들어 일반적인 반도체의 전기적 성질과 그 응용에 대해 설명하면서 小型化에의 設計와 특성에 관해 몇 가지를 택해 해설코자 한다.

2. 半導體의 電氣的性質 및 그 應用

일반적으로 고유전기저항이 $10^8 \sim 10^{-4} [\Omega \cdot \text{cm}]$ 정도인 물질을 반도체라 하며 인가전계에 의해 전계방향에 $v = \mu_n E$

인 속도로 전자가 움직이므로써 전류가 나타난다. 여기서 μ_n 은 電子移動度, E 는 전계의 세기이다. 또 傳導度 σ 는 傳導에 기여하는 電荷度를 n , 電子電荷를 e 라 하면 오옴의 법칙에 의해

$$\sigma = env/E = en\mu_n$$

로 되나 1개의 電子가 부족한 상태로 있는 正孔에 대해서도 그 전도도는 電子의 경우와 똑같아 正孔밀도를 p 라 하면

$$\sigma_p = p e \mu_p$$

따라서 반도체의 全傳導度 σ 는

$$\sigma = \sigma_n + \sigma_p = ne\mu_n + pe\mu_p$$

로 나타낸다.

그림 1은 Si에서의 莫干系를 나타낸 것이다.





그림 1. Si의 比抵抗과 不純物濃度

한편 電子와 正孔의 거동은 부호가 반대인 이외에는 거의 같은 屬性을 지니고 있으나 電子結合에서 励起된 電子의 거동과 속박된 電子(充滿帶電子)간에는 차이가 있다. 卽 後者の 電子는 充滿帶에서 傳導帶에 이동할 경우에 충분한 자극이 필요하다. 이 자극이 결합을 이

*正會員 · 高麗大學校教授(工博)

탈할 수 있는 에너지值(Eg)가 禁止帶帶으로 存在하는 것이며 前述의 경우는 $n=p$ 인 真性半導體이나 電染的性質에 관해서는 반도체내의 불순물원자에 크게 영향을 받게 된다. 이 불순물은 正常的인 위치에 있는 원자와 대체하거나(substitutional), 原子配列사이에 끼어들어 가거나(interstitial)해서 존재하나 이들로부터도 열전동으로 電子나 正孔이 생성된다. 물론 이때에 필요한 活性화에너지에는 반도체原子간의 결합력에 의해 훨씬 적으나 자유전자가 생기는 불순물을 도나(donor), 正孔이 생기는 불순물을 액셉터(acceptor)라 한다. 이와같은 不純物을 어느 한 종류로만 제거하면 어떤 온도 이상에서는 전류에 기여하는 電荷캐리어가 거의 도나에서의 자유전자 또는 액셉터에서 正孔만의 재료를 만들 수 있다. 前者를 N형, 後者를 P형이라 하고 Si에 관한 여러 불순물의 에너지의 측정결과는 표 1과 같다. 傳導帶에 가까운 單位의 불순물 일수록 電子를, 그리고 充滿帶에 가까운 準位의 不純物일수록 正孔을 속박하는 힘이 약하므로 자유로 되기 쉬우나 實溫에서는 0.026[ev]인 열 에너지가 주어지므로 사용하고 있는 불순물의 대부분은 그 電子나 正孔을 개방하고 있

표 1. Si 내의 여러가지 불순물의 에너지준위



는 상태이다. 熱平衡상태에 있는 시료의 캐리어에 대해 고찰하면 N형인 경우 도나에 의한 자유전자외에 그 온도에서 热刺戟에 의한 正孔이 생기고 있어 전자는 多數캐리어, 正孔은 소수캐리어로서 존재한다. 반도체理論으로부터 자유전자밀도를 n , 正孔밀도를 p 라 하면 이들의 꼽은

$$np = AT^3 \exp(-Eg/kT)$$

$$np \geq n_i^2$$

이것은 에너지폭 Eg와 온도에만 依存함을 나타낸 것으로 n_i 를 진성반도체의 캐리어밀도라 한다.

이상과 같이 반도체에서는 비교적 넓은 범위에 걸쳐 제어할 수 있으므로 $40\sim0.005[\Omega\text{-cm}]$ 까지도 얻어지고 있다. 따라서 반도체 母體를 저항체로서의 이용도 충분히 가능하며 반도체장치의 온도補償抵抗으로서

적합하다. 또 불순물의 투입은 용해상태下에서 용입시키는 방법이외에도 불순물가스를 반도체표면에 확산침입시키는 방법이나 불순물을 포함한 반도체가스를 推積시키는 기술이 개발되었으므로 $0.1\Omega\sim1M\Omega$ 정도의 저항피막도 얻어져 윤곽의 화학 etching등의 처리에 의해 허용오차 10%로 양제할 수 있다. 그럼 2-(a)는 모체저항 (b), (c)는 얇은 확산층을 사용한 것이다.




그림 2. 반도체 저항

다음에 전자와 正孔의 이동도에 대해서 살펴본다. 電子 및 正孔의 이동도는 電界당의 평균 드리프트 속도로서 정의되나 電子와 正孔에서 평균 드리프트 속도는 그 운동機構가 상이하므로 서로 다른 값을 취한다. 한번 충돌 후 다음 충돌 사이의 평균자유시간(τ_c)에서 電界(E)에 의해 얻어지는 평균 드리프트 속도(v)는

$$\langle v \rangle = - (e \tau_c / m) E$$

따라서 드리프트 이동도 μ 는

$$\mu = \langle v \rangle / -E = e \tau_c / m$$

$$\therefore \sigma = n_c e \mu = n_c e^2 \tau_c / m$$

이 이동도는 Hall 효과에서도 측정할 수가 있다.

지금까지 전도도를 검토함에 있어 소수캐리어 이동에 대해서는 언급치 않았으나 반도체용의 교류가 주로 소수 캐리어의 이동에 의해 이루어지고 이용되므로 불가결한 것으로 두 종류의 캐리어의 이동오차가 크면 그 역할이 현저하고 그 밀도가 낮기 때문에 결정의 불완전성에 현저하게 영향을 받는다. 이 불완전성이란 것은 격자간에 끼어 들어간 原子나 空孔 轉位 등을 말하나 이들은 캐리어의 trap으로 되고 正孔과 電子의 양자를 trap 할 때의 재결합중심(recombination center)이라 한다. 전도대의 電子와 충돌대의 正孔이 재결합하는 경우는 비교적 드물고 의부에서 소수 캐리어가 침입될 때 trap의 평형이 무너진다. N型에 正孔이 여분으로 들어간 경우를 생각하면 正孔은 trap에 들어오는 전자와 재결합 할 때 까지 결정대를 방황하게 된다. 이 방황시간을 캐리어의 수명(life time)이라 한다.

고준도의 재료가 반도체 전자장치에 필요하게 되는 것은 소수 캐리어의 수명이 긴 것이 요구되기 때문이다. 따라서 트랜지스터 제작에 임함에 있어 가장 바람직한 것은 수명이 긴 완전단결정이며 아울러 불순물의 염밀

한 제어 즉 비자항의 제어이다. 또 고주파 트랜지스터에는 이동도가 큰 것이 요구된다.

전술한 바와 같이 반도체 장치의 대부분이 소수케리어 이동을 이용한 것이나 특별히 다른 것을 이용한 것으로서는 Si의 PN PN 스위치 정도로 이는 소수 케리어가 적은 동안에는 trap에 포획되거나 겹겹 그 수가 증가함에 따라 trap이 메워져 전류가 급격히 흐르기 쉽게 되는 현상을 이용한 것이다.

3. PN 결합의 기능

(1) 整流特性

그림 3에 나타난 바와 같이 한 결정내부에서 N형 \rightarrow P형으로 변화하고 있는 경우 그 경지면을 PN 접합의




그림 3. PN接合의 에너지

遷移 영역이라 한다. 보통 우리들이 측정 할 수 있는 것은 電極에서 외부로 흐르는 전류이며 이 전류는 電子와 正孔에 起因하므로 接合을 통과하는 電子와 正孔의 거리를 살필 필요가 있다. 접합을 통과하는 多數케리어의 운동에 대해 傳導帶와 充滿帶에 다같이 장벽이 존재한다. 따라서 가령 P형에서 N형으로 향하는 電子에 의한 전류를 $I_{np}(0)$ 라 하면 熱平衡상태에서는 N형에서 P형으로 장벽 V_B 를 넘는 전류는 $I_{nn}(0)\exp(-eV_B/kT)$ 로서 나타내므로 PN 접합을 흐르는 真正電流는 0으로 된다. 따라서

$$I_{np}(0) = I_{nn}(0)\exp(-eV_B/kT)$$

N형에서 P형에의 正孔에 의한 전류도

$$I_{pn}(0) = I_{pp}(0)\exp(eV_B/kT)$$

전류가 흐르지 않는 경우의 V_B 를 擴散電位 V_D 라 하고, 외부전압 V_j 를 가하면 장벽 전위 $V_B = V_D - V_j$ 로 된다. 이 때 $I_{np}(0)$, $I_{pn}(0)$ 는 변하지 않으나 윗식 우변은 변화하므로 전류가 흘러

$$I_j = [I_{pn}(0) + I_{np}(0)] \cdot \exp(eV_j/kT - 1)$$

인 디아오드의 整流특성을 나타내는 기본식이 된다. 그림 4는 $V_j > 0$ 로 순방향에서 전류가 急增하며, 그림 5는 $V_j < 0$ 인 역방향으로 포화전류 $-I_0 = -[I_{pn}(0) +$




그림 4. 順方向 PN接合




그림 5. 逆方向 PN接合

$I_{np}(0)$ 로 收斂한다. 이들 특성의 실측례가 그림 6이다. I_{np} , I_{pn} 을 케리어의 밀도차에 의한 擴散現象에 의한것으로서 해석하면 擴散 계수 D 로서 시간 τ 동안에




그림 6. 整浮 PN 特性

통과하는 거리를 L 이라 하면 $L = \sqrt{D\tau}$ 인 관계가 성립하여

$$I_{pn}(0) = \frac{eD_p P_{no}}{L_p}, \quad I_{np}(0) = \frac{eD_n n_{po}}{L_n}$$

로 된다. 윗식에서 P_{no} , n_{po} 는 각각 N 및 P 영역에 존재하고 있던 밀도로 P 및 N 영역의 액센터, 도너를 각각 N_a , N_d 라 하면 $p_{no} = n_i^2/N_d$, $n_{po} = n_i^2/N_a$ 가 $p \cdot n = n_i^2$ 으로부터

$$I_0 = en_i^2(D_p/L_p N_d + D_n/L_n N_a)$$

이식은 P , N 각각의 比抵抗을 알고 있을 경우 역방향의 포화전류를 구할 경우에 많이 이용된다.

(2) 注入效果

트랜지스터의 에미터로서 보통 PN접합을 이용하나 이때에는 소수케리어를 될수있는 한 많이 注入할 필요가 있다. 윗식에서 Na, Nd doping量을 제어하면 소

수소케리어를 거의 한 종류로 할 수 있다. PNP 트랜지스터에서는 에미터 P에서 베이스N영역에 흐르는 정孔 전류와 전에 미터電流와의 비를 에미터efficiency(γ)이라 하고 아래식으로 나타낸다.

$$\gamma = \frac{D_p/L_p N_d}{D_p/L_p N_d + D_n/L_n N_a} = \frac{1}{1 + \frac{\sigma_n L_p}{\sigma_p L_n}}$$

아인슈타인의 관계식인 $\mu/D = e/kT$ 를 사용하여 σ_n, σ_p 는 각각 N베이스영역과 P 에미터영역의 전도도를 나타낸다. γ 가 1에 가까울수록 좋은 것이므로 $\sigma_p \gg \sigma_n$ 인 경우가 좋음을 알 수 있다. 여기서 소수케리어의 영향을 생각해보면 N영역에 주입된 정孔밀도는 접합근방에서 $P_{eo} = P_n \exp(eV_{eo}/kT)$, P영역에 주입된 전자는 $n_{eo} = n_p \exp(eV_{eo}/kT)$ 로 나타내므로 이와 같은 주입에 의해 다수 케리어의 밀도에 변동이 일어난다(傳導度變調) 따라서 N영역의 전자밀도는

$$n = N_p + P(n_p = N_d + P_n)$$

로 나타내는 增加分이 나타나 注入이 클수록 다수케리어의 增加分이 무시못하게 되고 傳導度變調나 注入效果 등 여러 효과가 현저하게 close up 하게 된다.

[응용] 注入效果를 이용한 것이 그림 7에 나타낸 더블베이스 다이오드이다. Ge를 사용할 때는 베이스가 N형으로 $\rho = 15 \sim 40 [\Omega \cdot \text{cm}]$ 정도의 것이 사용되며 PN 접합이 順方向으로 되는 것은 접합부 下부의 베이스전위(C)로서 정해지므로 V를 올리면 역바이어스에서 順方向으로 변화한다. PN접합이 順바이어스로 되면 주




그림 7. Double-base 다이오드

입된 소수케리어(正孔)는 전계(Eb) 때문에 드리프트하나 주입에 의해 N형 Ge은 傳導變調를 받아 접합에서 아래 부분의 저항을 현저하게 저하시켜 負性抵抗이 생기게 된다.

(3) 接合容量

PN영역에서 가장 중요한 효과는 접합용량과 蓄積容量이다. 접합근방에서는 電位가 크게 변화하고 있으므로 케리어는 전연 없고(空乏層) 아울러 電氣的으로도 中性상태로 電荷 및 電位曲線은 포아손의 방정식으로 표시된다. 그러나 여기서는 케리어가 존재하지 않으나 도나와 액셀터는 존재하므로 이 電荷가 空간전하층으로서 고정되어 바이어스에 의해 그 폭이 변화한다. 따

라서 전류는 인가 전압에 의한 것과 인가전압의 변화에 의한 것이 흐르게 된다. 後者는 容量性으로 接合容量으로서 寄與한다. 또 다수케리어도 역 바이어스인 경우는 접합용량을 일으킨다. 이와같은 접합용량은 그림 8에 나타낸 바와 같이 空間電荷層의 접합전압에 의한 幅의 增減에 의해 생기며 아울러 접합상태가 경계가




그림 8. 空間電荷層의 電壓依存性

명확한 階段狀인 것과 성장형처럼 傾斜狀인 두가지로 大別되고 있으므로 이에 따라 容量의 電壓依存性을 다음과 같이 해석하게 된다.

① 계단상 접합

P영역의 폭 $W_B = [2kV_B/eN_a(1+N_a(1+N_a/N_d))]^{1/2}$ 이고 N영역의 폭이 W_n 이면 접합의 폭 ($W_B = W_p + W_n$)은

$$W_B = (2k\mu_n V_B/\sigma_n)^{1/2}$$

접合容量 $C_j = dQ/dV_B$ 에서 $C_j = (ekN_a N_d)^{1/2} [2(N_a + N_d)]^{-1/2} V_B^{-1/2} N_a \gg N_d \gg N_a$ 라면

$$C_j = \left(\frac{ek}{2}\right) \left(\frac{N_d}{V_B}\right)^{-1/2}$$

$$(S_1: C_j = 2.92 \times 10^{-4} (N_d/V_B)^{1/2} [\text{PF/cm}^2])$$

② 직선 傾斜狀接合

$$C_j = k^{\frac{2}{3}} (a/12V_B)^{1/3} \quad (\text{단 } a \text{는 밀도구배})$$

[응용] 소위 可變容量다이오드는 이 전압依存性에




그림 9. 트랜지스터의 濃度分布

의한 것으로 同調用의 용량으로 중요시되고 있는 외에 파라메트릭 증폭용 다이오드로서 脚光을 받고 있다. 이 경우에는 전압에 의한 容量變化가 클수록 바람직하여 $C_J \propto V^{-\alpha}$ 의 α 가 클수록 좋다. 역행접합(retrograde)에서는 $\alpha=1$ 로 된다. 그림 9는 트랜지스터의 여러 가지 구조에서의 불순물 분포를 간추린 것이다.

(4) 擴散容量

順方向에 바이어스를 결면 접합용량은 폭이 좁아지기 때문에 增大하나 이외에 “蓄積” 또는 “확산용량”이라는 효과가 나타난다. 注入現象에 의해 소수케리어가 각각 확산해가나 前述한 바와 같이 이를 中和코자 외부회로에서 다수케리어가 유입한다. 이들의 全電荷는 電荷의 擴散方程式으로 電荷密度를 적분하면 된다. 소수케리어의 축적에 의해 생기는 용량 C_n 은

$$C_n = e^2 n_p L_n / kT \cdot \exp(eV_s/kT)$$

P형역에서의 正孔에 의한 것을 합하면

$$C_D = C_n + C_p = e^2 / kT (n_p L_n + P_n L_p) \cdot \exp(eV_s/kT)$$


결국 C_D 는 바이어스로 인해 급격히 증대하고 전류에 비례한다. 따라서 순방향의 용량은 電荷의 운동 및 축적에 의한 것과 확산전류에 의한 接合容量으로서 이루 어짐을 알 수 있다.

〔 응용 〕 보통 확산용량은 에미터: 전류에 비례해서 커진다. 그러나 반도체장치에서는 이 축적효과가 사용 주파수의 上限을 억제하게 된다. 소수케리어의 生存시간 보다 짧은 시간에서 電壓의 反轉이 일어나는 경우에는 그 순간에 흐르고 있던 順方向電流가 거의 그 크기를 변화시키지 않고 흘러서 결국 포화전류에 落着된다. 이 현상을 축적효과라고 하고 진공관에서의 空間電荷와 같은 거동을 취하는 것으로 이러한 效果를 이용하면 有用한 장치를 얻을 수 있다.

(5) 逆方向의 破壊

理想的인 PN접합이라면 포화전류 I_0 는 電壓에 의존치 않지만 실제로는 표면의 不整에 의한 표면누설전류와 반도체내의 재결합중심에 의한 큰 空間電荷電流 및 어떤 電壓에서 電流가 急增하는 소위 降伏現象 때문에 電壓에 의존하게 된다. 前者は 表面處理기술의 발전으로 壽命이 向上되고 따라서 表面電流도 적어져 많이改善되었으나 後者の 降伏現象은 문제점이 많다. 降伏現象에서 干與하는 전류는 보통 외부회로의 저항만으로 정해지나 降伏現象自體는 그機構로서 Zener break down과 Avalanche breakdown의 두가지를 생각할 수 있다. 前者は 접합부의 폭이 비교적 좁은 경우 後자는 넓은 경우에支配의이나 降伏電壓 V_z 의 온도假定이 前者는 負 後자는 正인 것으로서 구별된다. zener효과란

그림 10에 나타낸 바와 같아 (約高電界 $3 \times 10^6 [V/cm]$)에서 電子가 電子力學的인 턴넬과정으로 禁止帶를 투과하는 현상으로 온도가 올라가면 禁止帶幅이 좁아지므로 턴넬



하는 확률이 커지기때문에 보다 낮은 전압에서 Zener break down이 일어난다.

한편 Avalanche 현상은 PN 접합에 高電界를 加했을 때 드리프트 케리어가 加速되므로서 Si원자의 束縛價電子를 衝突電離시켜서 電流를 급증시키는 현상으로 드리프트 케리어의 단위거리당 주행하는 동안에 이르키는 電離回數 소위 전리계수 α 에 의존한다. 大體로 접합에 결리는 電界強度가 $200 [KV/cm]$ 에서 α 는 약 $800, 500 [KV/cm]$ 에서 약 $60,000$ 이라는 값을 지닌다. Si에서는 이들 두 機構의 降伏現象의 分岐點은 $V_B = 6[V]$ 정도로 $6[V]$ 보다 낮으면 Zener break down이 주가 되고 $6[V]$ 이상이면 차츰 Avalanche breakdown에 기인하게 된다.

〔 응용 〕 Zener현상의 응용은 Esaki 다이오드가 특출한 것으로 PN접합에서 兩領域의 不純物밀도를 극단적으로 많게 하면 ($> 10^{19}/cm^3$) 順方向바이어스로 다소 주입효과라도 생기나 전류는 주로 zener 전류이며 高密度 때문에 접합의 空間電荷層이 $100 [\text{\AA}]$ 이하로 되어 N형 전도대의 電子는 P형의 충돌대의 빈 부분에 턴넬효과에 의해 이동해서 전자의 에너지 및 운동량이 보존된다. 이와같은 밴드구조의 특이성에 의해 소위 負性抵抗이 나타난다.

한편 Avalanche 현상의 응용으로서는 그림 11에 나타낸 PNPN 스위치가 대표로 손꼽힌다. 이것은 PNP와 NPN 트랜지스터를結合한 것과 等價이나 단클레




그림 11. PNPN스위치

터接合이 強電界로 된다. 각자의 전류증폭율을 α_{pnp} , α_{npn} 컬렉터接合 J_2 에서의 正孔과 電子의 avalanche의 增倍係數를 M_p, M_n 이라 하면 이곳을 흐르는 전류 I 는

$$I = I_{co} / 1 - (M_p \alpha_{pnp} + M_n \alpha_{npn})$$

여기서 I_{co} 는 접합 J_2 의 누설전류, M 은 전리계수 α 및 장벽폭 ω 와 다음 관계가 있다.

$$1 - 1/M = \int_0^{\infty} \alpha(E) dx$$

전압이 낮으면 avalanche가 일어나지 않으므로 $M_n = M_p \approx 1$ breakdown 전압에 가까우면 電界가 강해지고 avalanche가 일어나 M 이 증가한다. I 가 증가해서 $M_r \alpha_{p,n} + M_n \alpha_{n,p}$ 이 1로 되면 J_2 는 무너져 順方向특성과 흡사한 상태로 移行한다. 즉 off에서 on 상태로 스위칭한 것이 된다.

(6) 順バイアース에 의한 리액턴스

PN 접합에서 順方向에 バイアス를 걸어주면 注入効果 및 傳導度變調라는 現象이 일어나고 이들現象이 電氣回路의 効果로 나타나는 것으로 擴散容量을 들었으나 이외에도 誘導性을 나타내는 것도 고려해야 한다. 가령 PN 접합의 順バイアス인 경우를 생각해보면 注入効果에 의해 N 영역에 正孔이 들어가게 되나 이 電荷의 駆動으로 인해 리액턴스가 정해진다. 보통, バイアス의 저항이 낮기 때문에 電壓이 결리지 않고 전류가 운반되는 것은 擴散電流만의 경우에 시간과 더불어 존재하는 電荷는 增大하나 密度分配가 감소하므로 擴散電流는 初期보다 감소하여 容量性性質을 나타낸다. 이것이 擴散容量으로 電荷가 촉적되므로 蓄積容量이라고도 한다. 지금 만일에 バイア스抵抗이 높고 注入量이 많아지면 傳導度變調가 현저하게 나타난다. 즉 電界가 バイアス에 加해져 $J = \sigma E$ 인 傳導電流가 흐르나 σ 는 일정치 않고 캐리어 밀도와 注入現象에 의존한다. 처음에 σ_1 이었던 것이 注入에 의해 變調되어 $\sigma_2 (\sigma_2 > \sigma_1)$ 로 된다. 그러나 이 증가는 正孔이 擴散에 의해 뺨어나가기 때문에 電壓을 加한 순간에 일어나는 것이 아니라 走行時間 $dt = d^2/2D$ (d 는 擴散定數) 정도 걸린다. 여하튼 전도도가 증가하고 전류가 增大하는 傾向이 있다. 즉 誘導性이다. 따라서 PN 다이오드가 誘導의 성질을 나타내는 條件은 バイア스의 比抵抗이 높고 電荷를 뿐어내는 電界가 存在하며 高注入으로 傳導度變調에 의해 電流가 初期值보다 增大해야한다. 高周波인 경우 蓄積効果가 일어나기 때문에 다시 容量性으로 된은 간단히 이해할 수 있을 것이다. 그림 12는 PN 접합에 加해지는 전압과 バイア스電壓이 같아 V_0 인 구조의 경우 리액턴스의 様相을 나타낸 것으로 バ이아스 0인 경우는 容量性리액턴스가 크고 バ이아스가 증가함에 따라




그림 12. 리액턴스의 特性

양쪽 모두 減少하나 容量性쪽이 빨리 감소하므로 어떤 バイアス에서 리액턴스는 0(共振)으로 되어 誘導性으로 이행한다. 抵抗은 $\Omega^2 = d^2/2D \cdot W$ 로 擴散走行시간과 주파수의 곱(走行角)이다.一般的으로 Double-base 다이오드를 사용하면 편리하다.

(7) 應用裝置

지금까지 PN 접합의 여러가지 機能에 관해 간단히 살폈으나 그 中 대표적인 것은 트랜지스터이며 제작법도 트랜지스터 기술로서 충분하다. 機能의 大部分이 幾何學의 구조와 트랜지스터의 베이스에서의 不純物밀도에 左右된다. 트랜지스터의 상이한 구조에 대해서 그림 9에 표로 나타내었으나 그 기능은 트랜지스터에 대해 베이스接地로 사용할 경우 애미터 베이스의 임피이던스는 順方向바이아스로 數 10Ω 정도이나 베이스·콜렉터의 임피이던스는 逆方向으로 バ이아스 되어 數百 $K\Omega$ 이상으로 되고 있다. 注入効果에 의해 正孔이 バ이아스에 들어가거나 バ이아스層이 너무 얕기 때문에 バ이아스端子에 달하지 않고 콜렉터에 도달한다. 이 때문에 電流增幅은 할 수 없으나, 低임피이던스의 애미터 電流가 그대로 高임피이던스의 콜렉터 電流로 되므로 이 임피이던스의 比만 증폭하게 된다.

응용으로서 각각의 기능에 직접 관계 있는 장치에 대해 설명했으나 單一의 기능으로서 완전히 해석할 수 있는 것은 없다. 간추려서 列舉하면 다음과 같다.

(ㄱ) 高抵抗體 : FET, Double-base 다이오드 Tekne-tron.

(ㄴ) 注入効果 : FET를 제외한 대부분의 장치

(ㄷ) 傳導度變調 : 인덕턴스-다이오드, Double-base 다이오드, 필라멘트형 트랜지스터

(ㄹ) 擴散現象 : 대부분의 장치

(ㅁ) 逆バイ아스의 空間電荷層 : FET, Varactor Spacistor, Negister, 트랜지스터

(ㅂ) Avalanche 현상 : PNPN 스위치 Avalanche 다이오드 및 트랜지스터, Avalanche 注入다이오드 (IMPATT)

(ㅅ) Zener 현상 : Esaki 다이오드 Zener 다이오드

4. 반도체 PN 접합機能의 超小型化 및 block化

앞절에 대체적인 반도체의 성질 및 PN 접합의 기능에 대해 大略 설명했으나 이와같은 기능 및 제통을 한 wafer上에 超小型化로 block化시켜 單一의 電子장치로 구성시키는 것은 容易한 일은 아니다. 그러나 PN PN 스위치나 avalanche 다이오드 등의 출현에 의해 각 일반적인 電子管回路와 等價인 새로운 회로가 한

wafer 상에 구성되거나单一 block化로 차츰 해결되어 나갈展望이다. 따라서 몇가지例示를 들어 그들의 앞으로의動向을 살펴본다.

(1) 반도체 PN分布定數回路

PN접합의 기능의 결합에 의한導體分布定數回路구성은 지금까지의集中抵抗客量인ductance의 결합에 의한 회로와는 상당히 상이하게 됨은 당연하지만 우선 균일한分布定數回路에 관해 검토해 보기로 한다. 이경우의 예로서는超小形化方式의 하나인 Micro module등에서 사용되고 있는分布CR回路를 들겠다. 이것은 진공증착법등에 의해高誘電體基板 위에抵抗被膜이나 전극을 증착시킨 것으로 그림 13(a) 및 (b)에 나타낸 바와 같이 균일한面抵抗을 가지며客量도 단위面積당 일정하다. 이들은 가장간단한分布定數回路로서




그림 13. 分布定數回路

그解折도 비교적客易하다. 그림(c), (d)는 taper가 붙은傳送線과 유사하지만數學的으로는等價가 아니다. 이들 회로를4端子網으로서parameter를 사용해서 계산해 본다. 그림14에서P는微分演算子(d/dt)이고Z는端子의전압과전류를관계짓는것이다. P대신에 $j\omega$ 를

$$\begin{aligned}F_1 &= Z_{11}(p)I_1 + Z(p, I_2) \\E_2 &= Z_{21}(p)I_1 + Z_{22}(p)I_2 \\Z_{12} &= Z_{21}(\text{能動素子}) \\Z_{11} &= Z_{22}\end{aligned}$$

그림 14. 4端子網

사용하면定常상태에서의특성이얻어진다. 그림-13(a)를예로들어계산해보면다음과같다. 즉 단위길이당의 저항 r , 용량 C , 전체길이를 l 이라하면

$$\left. \begin{aligned}dV/dt &= -I_r \\dI/dx &= -V.C.P(p=j\omega)\end{aligned} \right\} \circ) 것을 풀면$$

$$\begin{aligned}V &= (-1/cp)dI/dx = \sqrt{r/cp} \{-B_1 \exp(-\sqrt{rcp} \cdot x) \\&\quad + B_2 \exp(-\sqrt{rcp} \cdot x)\}\end{aligned}$$

여기서入力端($x=0$)에서 $V=V_1$ $I=I_1$ 出力端($x=l$)

에서는각각 V_2 , I_2 하고 $rl=R$, $cl=C$ 를 대입하면

$$I_2 = -I_1 \cos h \sqrt{RCP} + \sqrt{cp/r} \cdot V_1 \sin h \sqrt{RCP}$$

$$V_2 = V_1 \cos h \sqrt{RCP} - \sqrt{r/cp} \cdot I_1 \sin h \sqrt{RCP}$$

이것을Zparameter에의한표현식으로변형해서 $\sqrt{r/cp}=R/\sqrt{RCP}$, $RCP=T_P$ 를 대입하면

$$V_1 = \{R \cot h \sqrt{T_P} / \sqrt{T_P}\} I_1$$

$$+ \{R \operatorname{cosec} h \sqrt{T_P} / \sqrt{T_P}\} I_2$$

$$V_2 = \{R \operatorname{cosec} h \sqrt{T_P} / \sqrt{T_P}\} I_1$$

$$+ \{R \operatorname{cosec} h \sqrt{T_P} / \sqrt{T_P}\} I_2$$

표2는간단한몇가지예에대해임피이던스의계산을한결과표이다. 이와같은分布回路網에서도taper등에

표 2. 회로망의 임피이던스

	$Z_{11} = Z_{22} = \frac{R \cot h \sqrt{T_P}}{\sqrt{T_P}}$	$T = RC$
	$Z_{11} = 2R / \sqrt{T_P} \tan h \sqrt{T_P} / 2$	
	$Z_{12} = Z_{21} = R / \sqrt{T_P} \tan h \sqrt{T_P} / 2$	
	$Z_{22} = R / \sqrt{T_P} \cot h \sqrt{T_P} / 2$	$T = RC$
	$Z_{11} = Z_{22} = \frac{(1+n)R \cot h \sqrt{T_P}}{\sqrt{T_P}}$	
	$Z_{12} = Z_{21} = \frac{(1+n)R \cos h \sqrt{T_P}}{\sqrt{T_P}}$	$T = RC$
	$Z_{11} = \frac{2nR}{(1+n)\sqrt{T_P}} \left[\frac{\sqrt{T_P}}{2} + \frac{1}{n} \right. \\ \left. + \tan h \frac{\sqrt{T_P}}{2} \right]$	
	$Z_{12} = Z_{21} = \frac{2nR}{(1+n)\sqrt{T_P}} \left[\frac{\sqrt{T_P}}{2} - \tan h \frac{\sqrt{T_P}}{2} \right]$	
	$Z_{22} = \frac{2nR}{(1+n)\sqrt{T_P}} \left[\frac{\sqrt{T_P}}{2} + n \tan h \frac{\sqrt{T_P}}{2} \right]$	$T = RC$
	$Z_{11} = Z_{22} = \frac{R}{(1+n)\sqrt{T_P}} \left[n \sqrt{T_P} + 2n \cos h \sqrt{T_P} \right. \\ \left. + (1+n)^2 \cot h \sqrt{T_P} \right]$	
	$Z_{12} = Z_{21} = \frac{R}{(1+n)\sqrt{T_P}} \left[n \sqrt{T_P} - 2n \cot h \sqrt{T_P} \right. \\ \left. - (1+n)^2 \cos h \sqrt{T_P} \right]$	
		$T = RC$
	$Z_{11} = Z_{22} = \frac{R}{(1+n)\sqrt{T_P}} \left[n \sqrt{T_P} + 2n \cos h \sqrt{T_P} \right. \\ \left. + (1+n)^2 \cot h \sqrt{T_P} \right]$	
	$Z_{12} = Z_{21} = \frac{R}{(1+n)\sqrt{T_P}} \left[n \sqrt{T_P} - 2n \cot h \sqrt{T_P} \right. \\ \left. - (1+n)^2 \cos h \sqrt{T_P} \right]$	
		$T = RC$

(회로망)

(임피이던스)

의해 각 parameter를 길이 방향으로 변화시킬 수 있으나 반도체에서는 이와같은 치수에 의한 것 이외에 인가 전압에 따라 定數値가 변화하는데 그림 15 (a), (b)는 그 효과를 圖解한 것이다. 이와 같이 PN접합分布定數




그림 15-(a) 均一電場




그림 15-(b) 不均一電場

그림 15. 印加電壓에 의한 定數値變化

回路에서는 r, c 가 다같이 전압에 의해 변화하므로 간단히 해석할 수 없고 또 이로 인해 여러가지 색다른 성질을 갖게 된다. 따라서 이 電壓依存性을 적극적으로 이용해서 發振周波數을 可變하거나 位相의 推移등에 적용되어 반도체分布定數回路에 의한 function block인 移相發振器등이 出現되고 있다.

(2) Notch filter

필터에 반도체 PN접합을 응용할 수 있다. 가령 대표적인 CR필터는 그림 16(a), (b)에 나타낸 바와 같이




그림 16-(a) 低域通過形




그림 16-(b) 高域通過形

그림 16. 사다리型 filter

直列抵抗과 並列容量인 CR로 이루어진 회로나 그 역의 회로이며 分布定數回路로 구성된 그림 17과 같은 회로가 Notch Filter이다. Notch filter는 트랜지스터 회로의 歸還 laop나 空間에 捕入 시켜서 Q가 높은 狹帶域증폭기나 발진기가 구성되는 것인데 그림 18 (a), (b)는 이와 같은




그림 17 Notch filter

idea에서 나온 block化된 notch filter와 선택性增幅器이다.




그림 18-(a) Notch filter





그림 18-(b) 選擇性 增幅器

(3) 톱니파發生器

가장 간단한 톱니파의 發生機構는 弛張振動이다. 즉 그림 19에 나타낸 負性抵抗素子에 병렬로 容量을 삽입해서 負荷에서 출력을 취출하면 된다. 그림 20에 나타난 바와



같이 負性抵抗素子의 電壓 電流特性은 負荷道綱을 그림과 같이 취하면 두 安定點 P, Q 가 존재하나 가장 높은 负抵抗의 경우에는

X 點이 负抵抗영역에 있기 때문에 安定한 상태는 존재하지 않고 弛張運動을 한다. 즉 전원 E 가 들어가면 처음에는 R_x 인 高抵抗域으로 되므로 C 는 R 를 통해 충전된다. 이時定數는 대체로 CR ,이고 C 의 端子電壓이 V_B (breakover 전압)에 达하면 负性抵抗은 急激히 通導해서 (低抵抗영역에 이행) C 의 電荷는 放電抵抗 r_x 를 통해 방전하고 C 點에 이른다. 여기에서 d 점에 뛰어 다시 움직임으로 반복된다. 이와같은 充放電이 行해지는 大體의 인 조건은 $E > V_A$ (충전) 및 $E/R < V_B/r_x$ (방전)으로서 주어진다. 이것이 弛張振動에 의한 톱니파發生機構이며 그 반복주파수는 인가전압 및 R 로서 조정된다. 전압에 의해 주파수가 변한다는 것은 analog-digital 변환기로

서 사용가능함을 의미한다. 이와같은 주파수의 한계는 높지 않으나 저周波에서는 安定하게 동작한다.

대표적인 반도체负性抵抗素子를 사용한 경우의 회로




그림 21-(a) 트랜지스터



그림 21-(b) Double-base
다이오드

그림 21. 텁니파發生回路 이 그림 22-(a)이며 실제로는 容量部가 PNP 구조이나 J_0 는 충분한 順方向으로 되어 있어 逆方向의 J_{cap} 만이 寄與하게 된다. 제작방법은 母體로 N형 Si을 사용하고 P형 不純物擴散後 N층을 합금




그림 22. 機能 block化

에 의해 만들고 그 周邊을 母體의 N층에 이를때까지 化學 etching으로 溝를 만든다. 그림 (b)는 Si 표면에 산화막을 형성시켜 不純物擴散의 選擇浸透를 이용해서 희망영역에만 스위칭소자를 만들어 溝加工을 생략한 것이나 그 기능은 반드시 等價로는 되지 않는 점에 주의해야 한다. 다음에 負荷 R_L 문제가 되나 이것은 P-N 접합의 逆抵抗을 이용해도 되고 (그림 (c)) 저항층에서도 구성할 수 있다.




그림 23. Merk 社의 發生器

Merk法에서는 Epitaxial 成長法으로 그림 23에 나타낸 바와 같은 텁니파發生器를 발표하고 있어 그림 23-(a)는 負荷를 PN접합으로, (b)는 N형薄層을 사용하고 있다. 실제로는 이와같이 용량에 PN접합을 사용하면 그 누설효과가 強하게 나타나 누설이 너무 크면 회로동작에 크게 간여해서 발진하지 않게 된다. 이現象은 T_1 의 I_{co} 와 같은 것이고 NPNP 스위치의 off 임피던스를 R_L , 充電抵抗을 R , 容量分壓抵抗을 R_C 라 하면 발진조건은 인가전압을 V_B 라 할 때

$$V_1 [R_L, R_C / (R_L + R_C)] [(R + R_L + R_C)]^{-1} \geq V_B$$

(breakover 전압)

(4) 同調發振器(共振回路內藏負性抵抗發振器)

電子回路에 있어서 코일의 効用은 매우 중요한 소자로 코일없이는 回路網은 限制된 것 밖에 이루지 못한다. 그러나 오늘날 IC화에 접어들어도 L에 해당하는 소자의 IC화에는 성공하지 못하고 아직 그 방법 출현에 곤란을 겪고 있다. 그러나 全然 가능성이 없는 것도 아니다. 코일이 인더티션스뿐만 아니라 변압기등 信號의 변환부품으로서 많은 기능을 가질 뿐 아니라 發振, 증폭등의 同調回路에는 不可缺한 것이므로 超小型化時代에 있어서 그 조소형화의 實現이 時急한 課題이다. 지금 同調發振器를 機能 block化 할려고 한다면 인더티언스의 인기능을 代行하는 것을 백해야 할 것이다. 대신 CR회로로서 보충하는 경우가 많으나 역시 誘導的인 성질을 지닌 것이 좋다.前述한 PN접합은 誘導的性質을 지니고 있기 때문에 이를 이용하면 足하나 負抵抗을 지니고 있기 때문에 문제이다. 따라서 공진회로만으로 사용할 적에는 負抵抗을 상쇄하는 조작을 해 줄 필요가 있다. 그림 24는 W. Gärtner가 設計한 誘導的인 avalanche形의 負性抵抗 다이오드를 사용한 공진회로로서 C_1 의 共振容量 R_1 은 自己發振發生을 防止하기 위한 것이고 R_0 는 바이어스抵抗으로 다이오드에 흐르는 전류를 안정하게 하기위한 것이다 V_0 는 다이오드가 負性抵抗으로 작용하게끔 인가하




그림 24. 共振回路
發生을 防止하기 위한 것이고 R_0 는 바이어스抵抗으로 다이오드에 흐르는 전류를 안정하게 하기위한 것이며 V_0 는 다이오드가 負性抵抗으로 작용하게끔 인가하




그림 25. 共振回路 block

는 바이어스電壓이다. 그림 25는 실제로 block화한 것으로 C 가 금속과 반도체 간의 표면장벽을 용량으로 사용하는 것이고 R_0, R_1 은 P형母體에서 얻고 있다. 그런데 PN 접합에서 충분한 順바이어스라면 유도성이 나타나 hook 구조등을 지니게 하면 L 이 數 10mH까지 이를게 되어 제작의 용이성을 감안하면 널리 利用될 것이 展望되나 바이어스依存性이 강하기 때문에 block化시키기 위해서는 그림 26에 나타낸 複合構成의 트랜지스터로 L 를 구성하는 것이 바이어스依存性도 없고 트




그림 26. 同調發振 block
접합의 기능이라기보다 R_b 의 負歸還에 因因하는 것이나 이와 같은 구성이 그림 26이며 PN접합을 C , 확산층을 R 로서 이용한다.

(5) Audio 증폭기

금년 6月에 KIST에서 개발했다고 떠들썩했던 것인데 이것은 이미 S.Darlington의 의해 그림 27에 나타낸 바와 같은 高利得이고 高入力임피던스를 지닌單一 block화가 용이한 Compound connection을 지안




그림 27. 複合接續回路 증폭율을 β 라 하면 $\beta = \alpha / (1 - \alpha) = 0.98 / (1 - 0.98) = 49$ 따라서 $\beta = 2.999$ 로 된다.

單獨인 트랜지스터에 비해 $\beta_1 / \beta_2 = 60$ 이라는 値가 쉽게 얻어져 β 가 대단히 크므로 전체로서 入力임피던스는 單獨인 경우의 100배로도 되고 電源電壓의 변동에도 영향받지 않으며 콜렉터抵抗과 거의 같은 高入力임피던스를 얻어짐이 확인되며 入力임피던스가 낮다는 트랜지스터增幅器設計에 대한 상식때문에 주저하고 있던 회로도 實現하게 되었다. 또 入力容量은 전공관의 Cathode follower에서처럼 적게되고 出力段에 사용해서 distortion이 극히 적은 출력을 얻게 되었다. 실제로는 後段의 트랜지스터가 負荷의 大部分을 떠맡아 前段은 peak시에 윗부분만을 담당하게 되는 것으로 電力增幅器로서 設計할 적에는 前段의 drive 용은 0.5A級의 트랜지스터 後段은 5A급의 것을 사용하게

랜지스터와 같은 機構로서도 사용되어 아울러 誘導性과 負性抵抗도 실현되는 長點이 있다. 따라서 이러한 경우는 PN

된다. 따라서 이 회로를 block화 또는 박막화하면 外裝等의 2重性이 節約되고 치수, 중량도 수반해서 적어지며 그외에 배선등이 改善되므로 信賴度도 높아진다. 그림 28은 에미터接地의 Darlington회로(a)를 단일 block화하기 위한 구조로 우선 제 1단계 (b)는 공통의 P형 콜렉터를 母體로 삼아 베이스의 N층은 不純擴




그림 28. Audio 增幅器의 block화

散法으로 형성하고 前段과 後段의 分離는 콜렉터飽和抵抗을 低下시키거나 大電流容量으로 하기 위한 간단한 pattern이 아니므로 photoresist 기술을 응용해서 溝로서 隔離한다. 에미터의 P층은 合金이든 擴散이든 어느것이나 좋으나 베이스와 같은理由로 Mask에 의해 정해진 個所에 구성시킨다. 다음에 前段의 에미터電極과 後段의 베이스電極과를 結線시키기 위해서는 그림 (b)에 대응하여 (c)는 에미터를 선택 확산법으로 block의 上面의 平面으로 되게 만드는 것이다. data에 의하면 大體로 60Hz~50KHz까지는 平滑한 주파수 특성을 지니는 것 같다. 一例가 그림 29와 같다.





그림 29. Audio 增幅器周波数特性

(6) Multivibrator

方形波發生器로서는 그림 30-(a), (b)에 나타낸 바와 같이 트랜지스터 및 PNPN소자에 의한 것이 multivibrator 회로의 대표적인 것이다. 따라서 이 회로는 기본



(a) 트랜지스터 (b) PNPN 스위치

그림 30. Multivibrator 回路

회로가 되기 때문에 여러 곳에서 block화 또는 超小型化되고 있다. 가령 代表的인 固體回路로서는 TI(Texas Instrument Co.)社의 제품인 그림 31이 있으나 이것은 基板分割處理에 의해 R_b , R_c 를 分離하고 있다. 여




그림 31. TI 社의 Multivibrator

기서 基板分割處理를 施行치 않고 選擇擴散法으로 반도체 multivibrator를 設計해보기로 한다. 우선 그림 32 (a)~(f)에 나타낸 바와 같이 真性半導體의 基板에




그림 32. 半導體 Multivibrator

로 인해 주파수를 可變시킬 수 있다. 가령 V_1, V_2 를 1[V]로 하면 $C_b=90[PF]$, $C=200[PF]$ 로 되며 이에 内部配線(e)를 해서 parametic sealing을 하면 완성되는 것이다.

5. 결 론

이상으로서 반도체의 PN접합機能을 중심으로 대단히 좁은 범위에서 Molecular Electronics의 동향을 설명해 왔으나 처음에 지적한 바와 같이 超小型化 또는 機能 block化하는 目的是 信賴度와 安定性이 높은 電子裝置를 만드는 것에 있다. 따라서 이와 關聯된 分野로서 나아갈 方向은 다음 세가지로 集中해서 發展해 나갈 것이라고 생각된다. 즉 1) 새로운 着想에 의한 超小型化 및 機能 block의 발명 2) 새로운 재료의開拓 3) 새로운 제작기술의 개발등이다. 1)에서는 더욱 純粹의 機能素子의 複合化에 의한 單一 block化 極

서 출발하여 (a), (b), (c)의 순서로 P형不純物의擴散 및 處理에 의해 所定의 장소에 R_b , R_c 를 형성시키되 그 값은 $\rho l/A$ 로 주어져 P층의 比抵抗이 $2[\Omega \cdot inch]$ 이면 이 풀렉터와 結合抵抗은 대체로 $1.2[K\Omega]$ 와 $5[K\Omega]$ 로 된다. 다음에 두 Mesa형 트랜지스터의 베이스층은 P층위에 N型不純物을擴散, 化學 etching 처리로 時定數의 C 및 베이스 입력抵抗 R_b (예로 400Ω)를 만든다 (d) 애미터와 容量 C_b 는 합금에 의하고 (e) C_b 및 C_c 는 외부에 逆バイ어스電源 V_1 과 V_2 를 준비해야하나 이

小化가 期待되고 2)에서는 全局間化合物을 爲始하여 반도체뿐만 아니라 高分子, 液體氣體에 이르기까지 새로운 機能을 지닌 재료의 개발이 이루어질 것이며 아울러 3)에서는 制御精度가 높은 純粹한 재료의 제작기술 개발이 요망된다. 이에는 리본상의 결정인 Si이 그 表面의 鏡面으로 아주 얇은 單結晶이 연속적으로 얹어져 재료의 낭비가 적은 素材로서 注目되고 있으며, 現在 盛行中에 있는 Epitaxial 成長法의 새로운 改善點도 머지않아 分子線 Epitaxial growth을 비롯해 새로운 優秀한 方式이 나타날 것이다.

요컨대 超小型 또는 機能 block化는 現時點에서 아직 初期段階에 놓여 있지만 여러 技術의 發達이나 改善에 의해 새로운 理念아래 더 한층 信賴度가 높은 多機能 block이나 極小品이 出現될 것이다.