

技 術 解 說

マイクロ波 ドランジスター

マイクロ波専門委員會

マイクロ波와 같이 높은 領域의 周波數에서 使用되는 트랜지스터에서는 낮은 周波數에서 흔히重要하지 않다고假定하는 因子들이 主要한 役割을 하게된다. 트랜지스터의 能動領域에서 마이크로波適用을 이룩하려면 半導體에서 이러한 領域의 크기를 縮小해야만 하고 이렇게 하려면 웨이퍼와 팩케지寄生은 極端으로 낮게 된다. 또한 이러한 滿足할만한 마이크로波適用이 이루어져도有用한 回路構成을 위해서는 適正한 임피던스變換이 주어져야 한다.

一般的으로 트랜지스터의 能動領域은 될수록 작게 하는것이 妥當하다. 固體擴散, 寫真石版(photolithography), 薄膜金屬化, 엣칭, 組立등을 包含하는 製作工程에서도 마이크로波適用에의 限界에 대해서 注意하여야 한다. 低寄生팩케지가 特別히 設計되어야 하고 試驗技術의 發展이 未洽한 이러한 周波數領域에서는 특히 트랜지스터의 特性화에 많은 努力이 備注되어야 한다.

1. 마이크로波 트랜지스터의 例

여기서는 Ge, 프래너, 에피택셜, p-n-p, 擴散베이스, 合金에미터 設計를 表示하고자 한다. 그림 1(a)는 트랜지스터 能動領域의 같은 크기의 그림을 表示하고 그림(b)는 크기가 表示된 콜렉터接合과 에미터와 베이스領域의 設計圖이고 그림(c)는 트랜지스터 웨이퍼 또는 薄이 附着된 低寄生팩케지를 表示하는 것이고 外部回路와 어떻게 連結되는가가 보여지고 있다. 그림(d)는 多數캐리어 不純物濃度를 웨이퍼面에서의 깊이의 函數로 그려진 圖表이다.

이 트랜지스터의 製作은 처음에 두께 0.01cm, 直徑이 約 2.5cm인 Ge 슬라이스를 마련하는 것

으로 시작된다. 에피택셜基版이라고 하는 이材料는 充分한 Ga으로 $0.01\Omega\text{-cm}$ 의 p型이 되도록 도핑한다. 固有抵抗 $1\Omega\text{-cm}$ 인 p型에피택셜層이 2μ 두께로 Ge 基板에 蒸着되고 SiO_2 層이 0.35μ 두께로 잇달아서 热蒸着된다. SiO_2 層에서 矩型베이스원도우를 잘라내기 위해서 寫真石版과 化學엣칭이 使用된다.

n型 베이스는 2×10^{19} 原子/cm³의 定表面濃度에서 에피택셜層內로 0.3μ 깊이로 擴散된다. 이擴散동안에 SiO_2 는 베이스 원도우以外는 擴散이 안되게 한다.

두번째 酸化層은 0.25μ 의 두께로 蒸着되고 에미터와 베이스接觸 원도우는 第2의 寫真石版과 엣칭過程으로 形成된다. 그리고 0.3μ 두께의 Al이 第2酸化層 表面에 高真空 蒸發에 의해서 蒸着되고 第3의 寫真石版엣칭으로 蒸着된 에미터원도우以外의 모든 部分을 除去한다.

에미터 원도우에서 남아있는 Al은 As 蒸氣가 담겨 있는 雰囲氣에서 Ge와 融合된다. 이 過程은 同時に 두 機能을 發揮한다. 즉 As 蒸氣는 베이스接觸 원도우에서 n型表面을 크게 도핑하게 하여 음性 베이스接觸이 되게하고, 液狀 Al-Ge는 에미터 원도우에서 冷却에 따라 Al이 풍부한 Ge層을 再結晶化하여 p型에미터를 形成한다.

接合形成 다음 過程으로는 能動領域과의 接觸을 마련코자 Ti-Al層이 슬라이스에 蒸着된다. 第4의 寫真石版과 엣칭은 이들 接觸의 型을 만든다. 結果的인 型은 接合領域外部의 SiO_2 에 形成된 에미터와 베이스 본딩 패드(pad)를 包含한다. 이것은 베이스와 에미터는 個別의 으로 接觸시키기에는 너무 작기 때문에 반드시 必要하다. 이렇게 하면 두 에미터와 세 베이스는 하나의 에




그림 1. (a) 트랜지스터 웨이퍼 (b) 콜렉터 접합, 에미터, 베이스 접촉의 크기
(c) 팩케지 구조 (d) 불순물 농도

미터와 베이스導線(10 μ 直徑)에 의해서 小型化할 수 있다.

본딩形成에 이르는 모든 過程은 Ge 슬라이스에서 行하여 진다. 完成된 트랜지스터의 占하는 面積은 $25 \times 10^{-6} \text{cm}^2$ 以下으로 2.5cm 直徑인 하나의 슬라이스에서는 數千個의 트랜지스터가 製作될 수 있다. 보통 단 하나의 트랜지스터가 한 팩케지에 마운트된다. 이것은 콜렉터接觸인 에피택설基板과 트랜지스터 헤더의 金鍍金된 端子와 사이에 金-Ge 共融 본드의 方法으로 行하여진다. 실제로 웨이퍼의 크기는 0.04cm^2 로 하는것이 便利하고 슬라이스에서 이 거리로 中心一中心間의 간격으로 定하면 2.5cm Ge 슬라이스에서 約 2,500

個의 트랜지스터가 얹어진다. 그리고 그림(c)에서와 같이 웨이퍼는 콜렉터 端子에 마운트된다. 끝으로 에미터, 베이스, 外部回路와의 電氣的 連結은 10 μ 金線을 热壓縮 본딩方法으로 달아주면 된다.

이와같이 하여 만든 트랜지스터의 dc 特性曲線은 그림 2에서 보는바와 같다. 이 그림은 몇개의 베이스電流가 均等 增分일때에 콜렉터電流 對 콜렉터-에미터 間電壓을 表示한다. 여기에서 BV_{CES} 는 베이스와 에미터가 短絡일때 콜렉터-에미터間 降服電壓을 表示한다. I_{CBO} 는 베이스開放하고 -5 V의 電壓이 콜렉터와 에미터間에 加해졌을 때의 逆漏洩電流이다. 이것은 出力임피던스를 制御




그림 2. 마이크로波 트랜지스터의 特性曲線

하는重要的特性이다. 베이스開放 降服電壓曲線의 最小點은 維持電壓이다. 飽和電壓 $V_{CE}(\text{sat})$ 는 에미터와 콜렉터接合이 모다 順方向バイアース가 되도록 充分한 베이스電流일때 트랜지스터에서 直列抵抗의 尺度가 된다. 이것은 스위칭回路에서重要な事項이다. Q點周圍로 表示된 點線은 出力特性이 Q點주위에서 베이스電流의 작은增分과 더불어 어떻게 變化하는가를 보여준다. 短絡回路條件(定電壓)下에서 $\Delta I_C / \Delta I_B$ 의 比는 小信號共通에미터電流利得으로서 定義된다. 보통 β 나 h_{fe} 로 表示되는 이 特性은 이러한 트랜지스터에서 約 30의 値을 갖고 있다.

出力特性的 傾斜는 增加하는 電流와 電壓에 따라 減小하고 動作領域이 Q點에서 約 0.5V 以上으로 擴張되는 경우 베이스電流의 같은增分에 대해서 콜렉터電流는 같은增分으로 增加하지 않는다.

2. 製作技術上의 問題

p-n-p Ge 트랜지스터, n-p-n Si 트랜지스터, p-n-p GaAs 트랜지스터등에 대한 理論的 計算에 의하면 extrapolated unity-gain frequency는

10GHz 까지 接近할 수 있음이 밝혀지고 있다. 그러나 이의 達成은 電極크기, 間隔, 層두께 等에 대한 小型化의 實現性 與否에 달려 있다.

擴散技術의 發達은 層두께를 submicron 크기로 實現하게 하였다. 프래너 트랜지스터와 寫眞石版技術改良의 發展은 2.5μ 幅과 2.5μ 間隔으로 트랜지스터를 일관 製作하는 것을 可能하게 하였다. 이리한 構造가 그림3에 보여지고 있다. 그림1(b)와 그림 3에 表示된 크기의 實現은 金屬, 機械, 化學等 工程의 正確한 操作에 달려 있다.




그림 3. Ge 마이크로波 트랜지스터

2.1 콜렉터基體 材料

웨이퍼를 脫去 하는것과 擴散을 깊게 하는 것은 實際의 見地에서 만족할만한 것이 아님이 알려져 있고 있다. 薄膜웨이퍼는 操作하기가 어렵고 깊은擴散은 좋지 못한 不純物 分離效果를 가져오기 때문이다. 에피택설工程이 마이크로波 트랜지스터製作에서 가장成功的인 技術로 되어왔다.

에피택설層의 性質이 低周波트랜지스터에서 보다 마이크로波 트랜지스터 設計에서 더 많이 要求되는 理由는 첫째 設計에 의해서 空乏層은 에피택설層에 걸쳐 完全히 擴散될 수 있고 基板面에서 높게 도핑된 領域까지 濲透할 수 있기 때문이다. 따라서 에피택설成長前의 에피택설基板面이 完全하고 基板-層間面의 質이 製造過程에서 高度로 維持될 것이 要求된다.

둘째로 에피택설層과 基板間의 面은 不純物勾配의 領域을 表示하므로 프래너 트랜지스터 工程에서 固有部分인 热處理는 不純物의 再分布를 가져오게 한다. 그리므로 에피택설基板의 도핑은

比較的 낮은擴散이어야 한다. 왜냐하면理想的設計는 낮은濃度에서 높은不純物濃度인階段狀轉移를層間面에서要求하기 때문이다.

現在의技術은 Ge와 Si을使用하여 마이크로波 트랜지스터에서 에피택설層의製作을可能하게 할 수 있고 GaAs는 아직도製作技術이充分치 않은 것으로 알려지고 있다.

2.2 誘電體材料

프레너 트랜지스터設計는擴散마스크의原理에基礎를 두고 이렇게 하므로서 콜렉터와 에미터接合의面積을縮小할 수 있다.擴散마스크는誘電材料이므로 트랜지스터의非能動領域까지 넓은接觸으로 만들 수 있다. 그러므로電氣接觸은 트랜지스터의全能動領域 만큼의直徑크기를 갖는導線으로行할 수 있다. 또한誘電材料는pn接合을絕緣시키는 데에도 좋은役割을 한다. 現在의마이크로波 트랜지스터의誘電材料는 보통 SiO_2 가 使用된다.

Si에서는高温의酸化雰圍氣에서酸化物이成長된다. Ge는ethyl-ortho-silicate의熱再混合이나 다른비슷한silica形成化合物에依해形成된 SiO_2 나氣化된silica로만들어진다.

이러한工程에서問題가되는것은層의薄膜에서오는마이크로波 트랜지스터의均一性이다.誘電材料는본딩部分의容量을最小化하기위해서는두터워야하는데, 이것이너무두터우면Si 트랜지스터에서成長期間에擴散層의많은量이形成에消耗된다. 또프레너Ge에서 SiO_2 의厚膜層을熱蒸着시키는데要하는時間은쉽게擴散된베이스領域을再分布시키기에充分한것이된다는點이다.

2.3 寫眞石版

이기술은먼저n-p-n메사Si 트랜지스터의酸化物마스크에미터를形成할때에使用되었던것이다. 이工程은처음에 100μ 크기의面積을限定하기위해서使用되었고 그후그림3에서와같이작은 $2.5\mu(0.0001\text{in.})$ 까지로改良되었다. 後者の크기를갖는二重擴散 Si 트랜지스터의그림이그림4에보여지고있다. 이러한製作은調節工具

의機械的精密度, 建物振動, 測定能力, 寫眞石版네가티브의端尖銳度, 化學의etching의調整能力등에依해서制限을받는다.




그림 4 Si 마이크로波 트랜지스터

3. 팩케지設計

마이크로波 트랜지스터의 팩케지의機能은內部에 있는能動素子의寄與를低下함이 없이外部로부터保護하려는 것이다. 마이크로波 트랜지스터에서는寄生을最小化하도록하는 많은注意가기울어져야 한다. 그림1에서와같은 팩케지는鐵-닉켈-코발트合金으로유리絕緣體가封合되어만들어졌으며낮은寄生이되도록設計되어있다. 팩케지를最適化하려면並列容量이나素子와內部 및外部直列寄生間을잘折衷하여야한다.例를들면比較의큰 팩케지로하면導線間의넓은間隔으로因하여낮은電極間容量으로할수있다. 그러나이러한構造로하면內部導線의길이가必要以上으로길어지고또한構造上으로콤팩트하지못하므로弱하게될可能性이있다.

機械的見地에서 $10\sim20\mu$ 直徑인金線이 0.6mm 以上이면안되고이작은크기는內部支持部를補強하므로서使用可能하며또한內部直列寄生을最小화할수있다. 内部導線インダク턴스의값은길이 0.6mm , 10μ 直徑인金線일때 0.5nanoH 이다.