

Schottky 다이오드의 IC에의 應用

韓國科學技術研究所

朴桂永譯

Schottky 다이오드는動作時에 電荷를 蓄積하지 않으므로 計數集積回路에의 應用分野가 크게 되었다. Schottky다이오드를 使用한 DTL回路는 TTL回路나 ECL回路만큼 그 speed가 빠를 뿐만아니라 消費電力이 적고 한장의 chip(Chip)上에서 回路를 構成하는데 多樣性이 있으며 比較적 적은 面積이 使用되므로 LSI에의 應用이容易하게 된다. 그 外에 製造時 收率이 높은 것도 價値을 수 없는 特徵이다.

이러한 여러가지 長點이 있음에도 不拘하고 몇가지 技術的인 問題때문에 Schottky 다이오드를 利用한 IC가 아직 商品化되지 못했었는데 美國 Intel.Corp.에서 安定되고 再現性이 좋은 Schottky다이오드를 開發하는데 成功하여 8月下旬(1969년)쯤에는 市場에 出現할것 같다.

Schottky다이오드의 構造는 半導體와 金屬의



譯者註：

本記事는 美國 Electronics誌 1969年 7月 21日號에 記載된 “Schottky Diodes Make IC Scene”에서 披萃翻譯한 것이다.




그림 1. 在來의 n-p-n 트랜지스터

接合에 지나지 않다. 金屬으로서 알루미늄을 使用하면 一般集積回路의 製造方法과 同一하게 되는데 金屬接合의 변두리에 强한 電界가 形成된다. 이 問題 위시 一般製造過程에서 어긋남이 없이 解決될 수 있다. 이 다이오드의 量產化가 可能한 以上 高速度集積回路에서 電荷의 蓄積때문에 생기는 스위칭時間의 遲延을 減少하기 為하여 使用되는 金擴散(Gold doping) 過程을 除去할 수 있기 때문에 事實上 Schottky다이오드를 使用한 IC製造方法은 簡單하게 된 셈이다.

p-n接合에서 電場이 順方向으로 印加되면 正




그림 2. Schottky 트랜지스터, (左) 延長金屬電極型, (右) 保護環帶形

孔은 p형에서 n형쪽으로, 電子는 n형에서 p형 쪽으로 移動하므로써 電流가 흐르게 되는데 이때 接合의 部近에는 小數캐리어가 많이 發生한다. 여기에서 印加電壓의 方向이 바뀌어 逆方向으로 되면 接合部近에 있던 小數캐리어가 다 없어 질때까지는 큰 逆方向 電流가 흐른다. 還言하면 p-n接合에서는 電流의 斷續이 急히되지 않는다.

n형 실리콘 半導體에 알루미늄 金屬을 接合한 Schottky다이오드에서, 順方向電流는 半導體에서 金屬쪽으로 흐르는 電子에 依한 電流이므로 電子가 金屬으로 들어오면 金屬內에 있는 電子와 곧 平衡狀態로 들어가게 되므로 電荷의 蓄積이 없고 따라서 高速度 스위칭을 可能하게 한다. Schottky다이오드와 p-n接合 다이오드의




그림 3. 金化半導體 n-p-n 트랜지스터와 Schottky 트랜지스터와의 전하축적시간비교. 金化半導體의 경우에는 소수캐리어의 재결합시간이 7 usec 이상인데 비하여 Schottky 형은 거의 순간적으로 응답하고 있다.

또 다른 한가지는 前者は 後者에 比하여 같은 電流值에서 順方向 電壓이 작은 것이다.

實際 應用回路에서 Schottky 다이오드는 n-p-n 트랜지스터의 베이스와 컬렉터 接合과 並列로 連結되는데, 金屬電極을 베이스와 컬렉터의 n부 分에 接着되게 하므로서 컬렉터와 金屬電極間에 整流特性을 갖게 한다.

Schottky 다이오드는 컬렉터베이스 接合에 比하여 같은 전류치에서 낮은 順方向電壓을 가지고 있으므로 이 다이오드가 트랜지스터를 클램프(Clamp) 하면 베이스의 過剩電流는 大部分 Schottky 다이오드를 通하여 흐르게 되므로 트랜지스터는 包和狀態에 들어가지 않게되고 따라서 트랜지스터와 다이오드에는 電荷의 蓄積이 생기지 않는다.

一般 集積回路에서 電荷의 蓄積을 減少하는 方法은 金擴散(Gold Doping)方法이다. 金은 再結合센타의 作用을 하므로 小數캐리어의 라이프타임(Life time)을 減少시켜서 正孔과 電子의 再結合時間은縮小시킨다. 그러나 트랜지스터의 初期에 電流利得을 높이고 接合에서의 漏泄을 減少시키기 爲하여 小數캐리어의 라이프타임을 높이는데 全力を 集中하였던 것을 回想하면 매우 재미있는 現象이다.

그러나 金擴散方法에는 좋지 않은 不作用이 생긴다. 電流利用이 減少하게 되는데 이것이 너무甚하면 트랜지스터가 包和狀態에 들어가지 않거나 起動時間이 너무 길어져서 IC의 機能이 腫瘍된다. 電流利得을 높이기 爲해서는 베이스 幅을 보다 좁게 할 수 있으나 接合部에서 漏泄이增加하게 된다. Schottky다이오드는 이 모든 問題를 解決한다. 金擴散을 하지 않고서 電荷蓄積時間은 減少하고 同時に 電流利得(hFE)를 높여 준다.


또 한편 金擴散方法을 使用하게 되면, 한個의 트랜지스터이 스위칭速度를 빠르게 하면 같은 침위에 있는 모든 部分晶은 不可避하게 빠르게 되어 지므로, 選擇性이 없어진다. 그러나 Schottky 方法은 같은 침위에 speed가 빠르고, 느린 여러가지 部分晶을 製造할 수 있다. Intel會社에서는 이 製造方法을 開發하여 新製晶에 應用하-

고 있다.


그러나 Schottky다이오드가 成功的으로 IC에應用되기 前까지는 몇 가지 어려운 點이 있었다.

即, 다이오드의 特性은 때때로 理論的 期待值와 많이 틀릴 뿐만 아니라 製造할 때마다 그 特性이 變化하여 再現성이 없었다. 그 原因을 細明해본 結果 金屬電極의 뾰痘가에 強한 電界가 생겨 턴밀效果에 依하여 흐르는 異常電流(Spurious Current)가 理論的인 다이오드 電流보다 支配의 人役割을 하였음을 發見하였다. 金屬電極의 모양이 다이오드마다多少 다르므로 異常電流值는 크게 變化하였다.


이 問題를 解決하기 為하여 두가지 方案이 近來에 提案되었다. 한가지는, 金屬電極을 酸化실리콘 保護膜層위까지 延長하므로서 金屬電極部近의 電界를 減少시키는 方法이다.



(가) 초기의 Schottky다이오드



(나) 연장금속전극형



(다) 보호환대형

그림 4. Schottky 다이오드, 초기 Schottky 다이오드의 금속전극 주변에는 강한 전계가 형성되어 이상(異常) 전류를 유발시켰다. 이 문제는 연장금속전극형이나 보호환대형으로 해결된다.

다른 한가지 方法은 n형 실리콘 半導體에 圓形 가락지 모양의 p+保護環帶(Guard Ring)를 擴散시킨後에 金屬電極의 뾰痘가가 이 環帶위에 오도록 하는 方法이다. 이렇게 하면 電界가 減少하여 理論的인 다이오드特性을 얻게 된다.

알루미늄실리콘 Schottky다이오드와 擴散型 p-n接合다이오드는 直流 順方向特性이 그림 5에 圖示한 바와 같이 다르다. 주어진 電流値에서 Schottky다이오드의 順方向電壓은 p-n接合다이오드에 比하여 200내지 300mV 낮으므로 低電壓Clamp로서 理想的이다. 또 다른特徵은 回復特性이다.

Schottky다이오드의 蓄積時間은 거의 零(Zero)




그림 5. 順方向特性, 1mA의 順方向전류에서 전압강하가 Schottky다이오드의 경우에는 0.4Volt, p-n접합다이오드의 경우에는 0.74Volt이다.

o) 即, 比하여 金擴散型接合다이오드에서는 6usec程度이고 一般다이오드의 境遇에는 30usec程度이다. 이때 이 세가지 다이오드는 모두 一旦蓄積된 電荷가 再結合하면 다이오드兩端의 電壓이 同一한 RC時間數로 減衰된다.

Schottky트랜지스터는 一般 寫眞触刻, 擴散, 積層成長方法等으로 만든 IC n-p-n 트랜지스터와 同一하나 Al-Si Schottky다이오드가 클렉터-베이스 接合에 並列로 連結되어 있다. 트랜지스터의 베이스 接觸은 다이오드의 金屬接觸役割을 하고 트랜지스터의 클렉터部分은 다이오드의 n部分役割을 한다. 이같이 만들어진 n-p-n-Sc




그림 6. 전하축전시간 비교, p-n 접합다이오드와는 달리 Schottky다이오드의 축적시간은 열이다.
hotky 다이오드의結合을 한계의 素子로 보고 다

음과 같은 記號로 表示하는 것이 便利하다.

Schottky 트랜지스터를 만들 때에는 베이스 接觸用 구멍을 클랙터 部分까지 延長한다. 알루미늄·金이 蒸着되면 베이스 部分의 接觸과 Schottky 다이오드의 陽極이 同時に 形成된다. 強한 電界强度의 集中을 막기 為하여 그림에 보인 바와 같이 延長形電極 또는 p+保護環帶方法을 利用한다.

그림7에서 보인 바와 같이 Schottky 트랜지스터의 電荷蓄積時間은 거의 零인데 比하여 金擴散型의 境遇에는 7 usec, 金擴散을 하지 않은 一般型의 境遇에는 34 usec를 보이고 있으며 그 溫度特性을 보면 Schottky型의 境遇에는 125°C에서 1 usec 以下를 維持하나 金擴散型에서는 約二倍로 늘어 15 usec가 된다.

Schottky 다이오드는 스위칭速度가 빠른點以外에도 Schottky 製造工程을 利用하면 여러개의




그림 7. Schottky 트랜지스터와 재래의 트랜지스터와의 전하축적시간비교(주위온도 25°C)




그림 8. 축적시간의 온도특성, Schottky 트랜지스터의 축적시간은 온도의 영향을 받지 않는다.

索子를 한개의 칩위에 만들 수 있으므로 IC設計를 하는데 매우便利한利點이 있다. 金擴散方法은 어느部分만特別히選擇하여 實施할 수 없으므로能動素子로서는 에미터-베이스 및 베이스-콜렉터를 다이오드로使用할 수 있는高速度스위치형n-p-n트랜지스터 한가지만 만들 수 있으나 Schottky製造工程을 使用하면 7가지의能動素子가實現可能하다. 用度에 따라서速度가빠른素子와느린素子를同一한chip상에서實現할 수 있다. 抵抗器로서使用하기為한에미터擴散, 베이스擴散, 絶緣擴散 또는基體內에서의比抵抗值를調整하는方法은 Schottky型에서나 金擴散型에서나 모두實現可能하다.

n-p-n 트랜지스터의 베이스-콜렉터에 Schottky 다이오드를設置하면蓄積時間이 1 usec未滿이고 높은電流利得을 가지게 되므로能動스

워칭回路用으로는理想的이다. 그러나 Schottky 다이오드를除去하면電荷蓄積型n-p-n트랜지스터가되어包和電壓이낮아지고逆利得(hfe)이높아지며回復時間이길어진다. 基體p-n-p트랜지스터를同一chip상에構成하면hfe를10以上으로할수있으므로이것은入力緩衝用으로理想的이다.


側面型트랜지스터도 만들 수 있는데 여기에 Schottky 다이오드를挿入할 수 도 있고 除去할 수도 있으므로回復時間은짧게도길게도 할 수 있다. 이 素子들은定電流回路 또는電壓變換回路에有用하다.

SCR을 chip위에構成할수도 있는데,電荷蓄積型 또는 Schottky형으로目的에 따라製作할 수 있다. 이것은効率이좋은双安定回路를構成하므로高性能IC 쉬프트레지스터(Shift Register) 및 計數回路에利用된다.


에미터-베이스, 電荷蓄積型, Schottky형等特性이 다른 다이오드를任意로製作할 수 있다. 單純히 Schottky 다이오드와 트랜지스터의結合으로在來의 IC를改善한한가지例로서는 DTL回路를들수 있는데 이것을 그림9에圖示하였다. 改善된特性을列舉하여 보면;

◎ 이回路는보다낮은電壓에서도動作이可能하므로電流의變動에影響을적게받는다.

그理由는入力端子全部가信號를받으면 Q₁의베이스에걸리는電壓은金擴散型트랜지스터에比해서약0.35 Volt程度낮기때문이다.



STANDARD



MODIFIED

그림 9. DTL게이트, 표준형 DTL 게이트를 Schottky 다이오드를 사용하여 개량하면 그 성능이 현저히 개량된다.

표 1 Schottky 제조공정으로 만들수 있는 소자들

TYPE	SYMBOL	PROFILE	PRINCIPAL CHARACTERISTICS
SCHOTTKY NPN TRANSISTOR			STORAGE TIME < 1NSEC $V_{CE(sat)} = 0.2 \text{ TO } 0.4 \text{ VOLT}$ $h_{FE} = 60$
CHARGE-STORAGE TRANSISTOR			STORAGE TIME > 20 NSEC $V_{CE(sat)} < 0.1 \text{ VOLT}$ $h_{FE \text{ INVERSE}} > 2$
SUBSTRATE PNP			$h_{FE} > 10$
LATERAL PNP			$h_{FE} > 2$
LATERAL PNP WITH SCHOTTKY COLLECTOR			STORAGE TIME < 1NSEC
CHARGE-STORAGE SCR			STORAGE TIME > 20 NSEC $V_{ON} < 0.1 \text{ VOLT}$
SCHOTTKY-CLAMPED SCR			STORAGE TIME < 1NSEC $V_{ON} = 0.2 \text{ TO } 0.4 \text{ VOLT}$
EMITTER-BASE DIODE			$V_F = 0.6 \text{ TO } 0.8 \text{ VOLT}$
CHARGE-STORAGE DIODE			STORAGE TIME > 20 NSEC
SCHOTTKY DIODE			$V_F = 0.3 \text{ TO } 0.5 \text{ VOLT}$ STORAGE TIME < 1NSEC
DIFFUSED RESISTOR			$\rho_S = 100 \text{ TO } 200 \Omega/\square$
COLLECTOR-PINCH RESISTOR			$\rho_S = 400 \text{ TO } 1000 \Omega/\square$
BASE-PINCH RESISTOR			$\rho_S = 2 \text{ TO } 10 K\Omega/\square$

◎ Schottky 다이오드의 溫度特性은 그 自體補償效果를 갖고 있기 때문에 周圍溫度의 變化에 對해서 敏感하지 않다.

◎ 周圍溫度가 變化하여도 蓄積時間은 항상 1 usec 以下로 維持되므로 스위칭速度가 빠르다

Schottky형 TTL回路 亦是 金擴散型 TTL回路에 比하여 여러가지 利點을 가지고 있는데 그重要한 몇 가지를 列舉하면;

◎ 入力逆方向漏泄電流가 적다. 代表的인 值는 $0.5\mu A$ 이다.

◎ 線間의 反射波가 적다.

◎ 電力消費가 적다.

◎ 出力레벨이 約 0.3 Volt로서 比較的 높다.

이와 같이 Schottky 製造工程을 在來의 回路에 利用하면 그 特性이 顯著하게 改善된다. 그러나 이 工程을 利用하여 全혀 新しい 回路를 開發할 때 그 真面目이 나타난다고 할 수 있다.

例를 들면 Schottky 製造工程을 念頭에 두고 그림 10과 같이 DTL을 設計하면 TTL回路만큼 그 speed가 빨라 진다. 即, 圖示하 바와 같이 이 回路에 두개의 200Ω 抵抗을 負荷시키면 스위칭速度가 5 usec程度로 되어 商品化된 가장 빠른 TTL回路와 比較할 수 있다.

또 다른 훌륭한 回路는 그림 11에 圖示한 二進回路(Binary divider)이다. 이 回路는 高速度




그림 10. 새로운 DTL, 제조시 금확산방법을 사용하지 않으므로 여러가지 소자를 동일한 칩위에서 만들 수 있다. 입력 다이오드대신에 기체 p-n-p 트랜지스터를 이용하여 입력부하를 10배정도로 줄이고 있다.




그림 11. Schottky 제조공정으로 만든 이진계수회로. 이 회로는 매우 간단하고 칩위에서 차지하는 면적이 적다. 그 이유는 소수캐리어의 라이프라임이 긴 트랜지스터 Q1, Q2(금확산형에서는 있을 수 없음)가 신호를 저장하는데 사용되고 있기 때문이다.

로 Flip-Flop 스위칭하는 Schotoky 트랜지스터와 瞬間의으로 데이타를 貯藏하는役割을 하는 電荷蓄積型 트랜지스터의 結合으로 構成되었다. 이러한 回路와 Schottky 製造工程은 特히 複雜 IC에 應用하기에 適合하다. 그 한例로서 Intel會社에서는 4Bit(Bit), 16單語의 64Bit 스크랫츠 페드 記憶回路를 開發하였다. 이 回路는 從來의 金擴散에 比하여 傳播速度로 因한 遲延이 40%나 減少되고 消費電力이 30%나 減少되었다. 그 위에 가장 顯著한 利點은 칩의 크기가 30%나 減少되었다는 點이다.

以上에서 記述한 바와 같이 Schottky 다이오드 IC는 速度가 빠르고, 보다 體積이 적고, 素子選定에 多樣性이 있으므로 앞으로 밝은 展望을 보이고 있다.

參考文獻

- R. Baker, "Maximum Efficiency Switching Circuit" M.I.T., Lincoln Lab., Lexington, Mass., Report TR-110, 1956.
- K. Tade et al., "Reduction of the Storage Time of a Transistor Using a Schottky Barrier Diode", PROC. IEEE, 55, pp. 2064-2065, 1967.
- E.R. Chenette and R.A. Pedersen, "Integrated Schottky Diode Clamp for Transistor Storage Time Control", PROC. IEEE, 56, pp. 232-237, 1968.

(P48에 계속)