

프래너 다이오드와 트랜지스터의 試作「第Ⅱ報」 (Processes for Fabricating Planar npn Trnsistors)

鄭 萬 永* 安 柄 星** 金 俊 鎬***
(Chung, Man Yung) (Ahn, Byung Sung) (Kim, Joon Ho)

要 約

실리콘 프래너 npn 트랜지스터를 試作하였다. 이 試作트랜지스터들은 베이스에 보론擴散을 한 다음 drive in 時間을 變化시켜서 3種類의 Sample을 얻었다. 이를 特性은 아래와 같다.

試料 I	h_{FE} : 1.5~3	BV_{CEO} : 100~120V
	BV_{EBO} : 3~5V	I_{CO} : max. $2\mu A$ at breakdown voltage
試料 II	h_{FE} : 2~5	BV_{CEO} : 25~30V
	BV_{EBO} : 9V	I_{CO} : max. $1\mu A$ at breakdown voltage
試料 III	h_{FE} : 30~70	BV_{CEO} : 25V
	BV_{EBO} : 8V	I_{CO} : $1\mu A$

ABSTRACT

A silicon planar npn transistor has been fabricated. These transistors show three different characteristics, which are obtained with the variation of drive in time after the boron base diffusion. They are as follows:

Sample I	h_{FE} : 1.5~3	BV_{CEO} : 100~120V
	BV_{EBO} : 3~5V	I_{CO} : max. $2\mu A$ at breakdown voltage
Samp II	h_{FE} : 2~5	BV_{CEO} : 25~30V
	BV_{EBO} : 9V	I_{CO} : max. $1\mu A$
Sample III	h_{FE} : 30~70	BV_{CEO} : 25V
	BV_{EBO} : 8V	I_{CO} : $1\mu A$

I 序 論

I.C.回路는 몇 년 사이에 장족의 發展을 보였다. 이와 같은 電子工業의 추세로 보아 가까운 장래에 電子工業界에 또 하나의 革命을 불러 올 것이 기대된다. 韓國도 이런 傾向을 의연하고 유구한 5千年的 歷史만 뒤질 수 없다.

우리들도 이런 革命에 참여하고 電子工業의 復興을 꾀해 보려는 심정 간절하다. 여기서始作된 것이 I.C.回路의 基礎工事라고 할 수 있는 프래너 技術이다. 筆者들은 第一報〔電子工學會誌 第3卷2號〕에서 프래너 技術開發中 各 과정 中의 問題點들을 記述하였다. 이번 第II報에서는 電氣的인 特性에 關해서 記述코자 한다.

II 本 論

1. 擴 散

3族 元素와 5族 元素를 실리콘에 擴散시킬 때 간후 異常擴散을 한다. 種類를 區分해 보면 첫째 실리콘 表面의 擴散物의 表面濃度가 높을 때 3, 5族擴散物은 急速度로 擴散한다. 둘째 3族擴散物을 擴散시키고 다음에 5族 擴散物을 높은 表面濃度를 維持하여 擴散시키면 처음 3族擴散物은 그 擴散速度가 加速된다. 이것을 Push-out 效果라 한다. 셋째 表面濃度가 낮을 때라도 실리콘表面이 機械的으로 研磨한 表面이면 擴散이 急速하게 일어난다. 이중 셋째 現象은 容易하게避할 수 있었다. 即 여기서는 실리콘 試料를

(接受日字 1966.11.23)

* *** 正會員

原子力研究所 電子工學研究室

Electronics Div. Atomic Energy Research Institute

래핑 한 다음 機械的研磨에 依한 加工層을 除去코자 充分히 엣칭(etching)을 하였다. 한편 첫째, 둘째 現象은 注意치 않을 수 없었다. 보론과 燐에 關한 擴散data [第1報參照]는 相互間의 干涉을 離애려고 分離해서 얻었기 때문이다. 먼저 box method로 베이스와 에미터를 擴散할 때 n型擴散物과 p型 擴散物間의 干涉如否를 確認하였다. 即 12-cm n型 실리콘 試料를 20分間 보론을 擴散하고 1分間을 엣칭 한 다음 2等分하고 한쪽은 보론을 繼續해서 20分間擴散하고 다른쪽은 燐를 20分間 擴散하였다. 따라서 두 試料의 擴散時間은 40分間 同一하다. 이것들을 表面에 直角으로 切斷해서 擴散層의 두께를 测定하였다. 测定은 FULLER와 DITZENBERGER의 方法으로 HF stain을 했는데 보론만 擴散한 것은 擴散層의 두께가 $2\sim3\mu$ 보론을 擴散하고 燐를 擴散한 것은 보론層의 두께가 $4\sim6\mu$ 이었다. 明白히 push-out效果가 있었다. 다만 이 效果를 精密한 方法으로 测定치 못했음이 유감이다.

筆者들은 첫째 現象을 防止하려고 B_2O_3 나 P_2O_5 의 SiO_2 와의 混合比를 작게 취하였다. 베이스 정크손을 만들 때는 別問題 없이 擴散이 進行이 되었으나 에미터 정크손을 만들 때는 异常한 現象이 일어났다.

에미터 擴散을 마치고 나면 실리콘 表面에 燐에 依한 슬리프패턴(slip pattern)이 나타난다. 이것은 다음 KPR 過程에서 KPR膜을 弱化시켜 電極窓을 願하는 모양대로 難지 못하게 한다. 또한 이것은 실리콘과의 lattice mismatch가 일어나서 이들 사이에 stress가 결리고 이로 因하여 電導에 關係없는 不活性 燐層을 만든다. SCHMIDT와 STICKLER는 이것을 結晶狀의 실리콘 燐化層이라고 報告하고 있는데 이 層의 濃度가 크면 클수록 擴散에 誤差函數를 適用하기 어려워진다. PRUSSIN은 이 슬리프 패턴을 理論的으로 濃度와 濃度의 傾度에 關係된다고 說明하고 있지만 筆者들은 同一한 濃度內에서는 擴散時間에 比例됨을 發見하였다.

그림 1은 燐를 40分間 擴散시켰을 때 실리콘 表面에 생긴 슬리프패턴을 擴大한 것이다.




그림 1. 燐을 40分間 擴散했을 때
slip pattern의 모양

이것을 防止하기 为해서 에미터 source로 P_2O_5 30% 짜리는 實際트랜지스터를 만들 때는 使用치 않았고 燐擴散時間도 15分을 넘기지 않았다. 그림 2는 베이스擴散, 에미터擴散, 電極窓을 뚫어 놓고 擴散해서 촉은 사진이다. base內의 몇 개의 斑點들은 슬리프 패턴들이다. 中央部에 검게 보이는 部分이 에미터이고 제일 밖에 큰 直四角形이 베이스部分이다. 에미터내와 베이스내의 兩쪽에 있는 흰 部分이 電極部分이다.




그림 2. 베이스擴散과 에미터擴散을 끝내고 電極窓을 뚫은 모양

2. 電氣的特性

이번에 試作한 트랜지스터 마스크(mask)는 昨年度에 使用했던 것보다 약간 큰 것으로 크기는 그림 3과 같다. 마스크 크기를 決定할 때는 콜렉터損失, switching time, base area to emitter

area比, emitter area to emitter rim 比 等을考慮하여 一般用, 高周波用, 電力用, 低電壓用, 高電壓用으로 別하여 設計하므로 一般用 마스크를 設計하였지만 費用問題로 既成마스크를 使用하였다.

처음으로 成功한 트랜지스터 第1號의 process time table은 표1과 같다. 이 過程時間은 무려 160餘回의 實驗失敗 끝에 成功한 것이다.

제일 困難한것은 表面濃度를 直接測定할 수 있는 four-point probe가 有어서 처음 難關에 부딪친 것이다. 베이스擴散 source (B_2O_3 10%, SiO_2 90%)를 使用하여 $1200^{\circ}C$ 에서 box method로 擴散했을때 실리콘 表面上의 表面濃度를 测定치 못하므로 SiO_2 層上의 보론濃度가 얼마일




그림 3 0번實驗에 使用한 트랜지스터 mask dimension

때 SiO_2 層이 break down되는지를 전혀 알수 없었다. 다만 interface의 電導度를 쟁수밖에 없었는데 그것도 表面酸化할때 charge depth(Debye length)가 어떤 分布狀態를 나타내는지 알지 못하므로 inversion layer의 影響인지를 分別하기 어려웠다. 표1에 있듯이 表面酸化 15分, 보론擴散 11分은 이런 複雜한 問題들을 避하기 위해서 定한 것이다.

표1과 같이 KPR 過程은 略했다. 왜냐하면 이 過程은 直接트랜지스터의 電氣的特性에는 時間의 關連性이 없기 때문이다. 표 1에서 3의 drive in time은 BV_{CEO} 와 密接한 關係가 있다.

$$\text{即 } BV_{CEO} = \frac{0.98 \times 10^9}{a^{0.35}} (V) \dots \dots \dots (1)$$

표 1

Process time table I

Process	TIME(min)
1. Oxidation time	15
2. Boron diffusion	11
3. Drive in	20
4. Oxidation	20
5. Phosphorus diffusion	15
6. Etching	20.5
7. Drive in	20
8. Oxidation	10

여기서 a 는 concentration profile의 gradient를 나타낸다. 筆者들이 指한 box method로擴散을 시킬 境遇 擴散方程式이 誤差函數를 따르므로 이것을 微分하면 gradient a 는 다음 式으로 주어진다.

$$a = -\frac{Co}{\sqrt{\pi Dt}} \exp\left[-\left(\frac{x}{2\sqrt{Dt}}\right)^2\right] cm^{-4} \dots (2)$$

但 Co : 表面濃度
 D : 擴散係數
 t : 擴散時間
 x : 표면부터 a 를 알고자 하는 곳까지의
 두께

(1) 式에서 a 가 작아야만 BV_{CEO} 가 커지고,
(2)式에서 a 를 작게 하려면 [擴散時間]을 되도록 길게 잡아야 한다. 그러나 擴散時間은 必要以上으로 길게 하면 擴散過程中에서의 遷延되는 時間이 길어져서 經濟的이 못되고 또 少數 캐리어의壽命時間이 들어 들어서 電氣的特性이劣화된다. 이러한 根據에서 표처럼 20分을 指했다. drive in을 마치고 emitter window를 開기 위해 表面酸化를 한다.

燐의 source는 P_2O_5 20%, SiO_2 80%를 使用했으므로 보론擴散보다 높은 表面濃度를 가지고 있고 燐이 SiO_2 層을 透過하는 程度가 보론보다 크기 때문에 酸化時間은 20分을 잡았다. 5의 燐擴散은前述한바와 같이 슬리프웨이 密度를 줄이려고 15分을 指했다. 그다음 7의 drive in은 에미터 效率를 높이려면 避하는 것이妥當하다고 생각되었으나 앞서 指摘하였듯이 表面濃度

過多로擴散促進이되어 에미터 정크손의 不安全性이 있겠기에 20分間 하였다. 8의 表面酸化는 SiO_2 層의 charge depth를 最小로 하고 表面狀態 (surface states)를 적게 하려고 10분을 하였다. 그림 4는 表의 時間으로 製作된 1號 트랜지스터의 콜렉터 電流對 콜렉터 電壓의 特性曲線이다. 特性曲線은 Tektronix 575 transistor curve tracer로써 얻었다. 이때 tracer의 setting은 아래와 같다.

Horizontal : 5V/cm

Vertical : 0.2mA/cm

Step selector: 0.1mA/step

Dissipation limiting resistor: 5kΩ

이 그림에서 h_{FE} 는 1.6인데 collector 電流가 작을 때는 ($I_c = 0.4\text{mA} \sim 0.6\text{mA}$) h_{FE} 가 1程度인 대 반해서 콜렉터 電流가 클 때 ($I_c = 1\text{mA} \sim 2\text{mA}$) h_{FE} 는 2가 된다. 이렇게 콜렉터 電流의 크기에 따라 h_{FE} 가 變하는 原因에 對하여는 現在 檢討中이므로 確定的인 것은 알 수 없지만




그림 4 Sample I의 Collector 特性

H: 5V/cm

V: 0.2mA/cm

S.S: 0.1mA step

캐리어注入率이 drive current level에 따라서 非直線的特性을 가지고 또 베이스層內의 少數 캐리어 recombination center가 역시 非直線의特性이 있기 때문에라고 推測된다. 이 wafer에서 만들어진 트랜지스터中에는 h_{FE} 가 3이 되는 것도 있었다. 그림 5는 콜렉터 break down

電壓, BV_{CBO} 를 보여준다. 그림에서 볼 수 있듯이 水平軸이 한 눈금에 20V 씩이므로 BV_{CBO} 는 110V이다. 이 break down點이 상당히 sharp하고




그림 5 Sample I의 BV_{CBO} 特性

H: 20V/cm

V: 0.02mA/cm

S.S: 0.1mA/step

D.L.R: 5kΩ

break down knee에서 離音發生이 없는 것을 알 수 있다. 筆者들이 기번 失敗한 것들은 大部分이 이 BV_{CBO} 가 soft하게 break down되거나 또는 I_{CO} 가 數 mA까지 흐르거나 하였다. 現在 美國一流 트랜지스터 maker에서 만드는 一般用 트랜지스터의 BV_{CBO} 가 45~70V 사이라는 점을 생각하면 1號 트랜지스터의 BV_{CBO} 는 優秀한 것에 屬한다.

그림 6은 에미터의 綜合特性이다. 그림에서 눈금이 表示된 線을 基準軸으로 해서 에미터 정크손의 順方向, 逆方向 特性을 함께 찍은 것이다. BV_{EBO} 는 3.5V 順方向 電壓降下는 0.5V이다. 이 特性들은 第Ⅱ報에서 記述하려는 Al氧化性接觸을 만들어서 測定한 것이 아니고 electrode window를 KPR 過程으로써 鋼과 銅을 electroless plating해서 簡易型 microprobe로 測定한 것이다.

그러므로 完全한 氧化性接觸은 안되고 整流性接觸이 되기 때문에 測定한 特性들이若干 나쁘게 나타났다.

트랜지스터 1號들의 特徵은 대체로 BV_{CBO} 가 120V 近傍이고 h_{FE} 가 1.5~3이다. h_{FE} 가 一定

치 않은 것은擴散 box 内部의 보론 蒸氣壓이一樣하게 維持가 안되기 때문이다. 美國製品도 이런 變化를 보이는데 同一한 原因이라고 여겨진다.




그림 6 Sample I의 emitter 特性

H: 1V/cm
V: 0.5mA/cm
D. L. R: 2kΩ

이 1號 트랜지스터들의 한가지 短點이라고 생각되는 h_{FE} 의 改善을 為해서 아래와 같은 一連의 實驗을 하였다. Test I, 표1의 時間대로 製作하되 보론 擴散後 drive in time 變化에 對한 h_{FE} 에 미치는 影響을 調査한다.

Test II 표1에 따르되 擴散 source 變化에 對한 h_{FE} 에 미치는 影響을 조사한다.

Test III 표1대로 하되 베이스 遷程을 마치고 酸化하는 時間變化에 對한 h_{FE} 의 影響을 조사한다.

이처럼 3가지 要素를 指한 것은 이들에 對한 特性上의 影響이 크기 때문이다. 換言하면 이 모든 要素들은 서로 獨立된 作用을 하지 않지만 Test I에서는 主로 junction depth의 變動과 傾度의 變化에 대한 h_{FE} 이 變化如否를 알고 싶었고 Test II에서는 擴散物의 表面濃度(Co) 變化에 대한 영향이 어떤가 알고 싶었고 Test III에서는 SiO_2 의 成長時間과의 關連如否를 알고 싶었다.

Test I에서豫測했던대로 drive in 時間을 變化시켰던 바 h_{FE} 에 變化를 가져온 것을 發見하였다.

Test II에서는 에미터 source 로 P_2O_5 30%

SiO_2 70%를 使用해 봤더니前述한 슬리프 패턴이 나타나고 SiO_2 層自體의 break down이 일어나서 特性을 全然 測定할 수 없었다.

Test III에서는 若干의 영향만을 認知하였다. 이 켜 實驗後 drive in time을 20分에서 10분으로 줄여서 얻는 것이 第2號 트랜지스터 들이다. 트랜지스터 2號의 process time table은 表2에 주었다.

그림 7은 2號 트랜지스터의 콜렉터 特性을 나타낸다. 그림 7에서 h_{FE} 는 4이다. 그림 4와 比較하면 h_{FE} 는 콜렉터 電流의 大小에 關係없이 一定함을 본다. 한편 콜렉터의 饋和抵抗이 대단히 커서 1.5kΩ나 되어 普通 트랜지스터의

표 2

Process time table II

Process	Time(Min.)
1. Oxidation time	15
2. Boron diffusion	10
3. Drive in	10
4. Oxidation	20
5. Phosphorus diffusion	14
6. Drive in	20
7. Oxidation	10




그림 7 Sample II의 collector 特性

H: 2V/cm
V: 0.5mA/cm
S: 0.1mA/step
D. R: 1kΩ

50Ω에 比하면 무려 30倍에 달한다. 그림 4는 그렇지 않은 듯이 보이나 이것 역시同一하다. 다만 水平軸 setting을 그림 4때에 5V/cm로 크게 했기 때문에 은폐된것 뿐이다. 그런 현상은 再言하거나와 銅과 silicon間의 오음性接觸이 完全치 못했고 銅과 micro probe針끝과의 接觸抵抗이 크기때문이다.

그림 8은 試料Ⅱ의 콜렉터 break down特性이다.

BV_{CBO} 는 25V이다. Sample I과 Sample II의 break down 電壓은 drive in time差가 10분인 데도 100V에서 25V로 떨어졌다.

(1) (2)式을 適用해서 Sample I과 Sample II의 break down 電壓을 理論的으로 計算해보니까 試料I은 120V Sample II는 80V이다. 이들 實測值와 計算值를 比較하면 Sample I의 境遇理論值와 實測值는 거의一致하였으나 試料II의 境遇에는 너무 差가 심하였다.

그림 9는 에미터의 綜合特性이다. BV_{EBO} 는 9V로 試料I의 3V보다 상당히 높다. 外製트랜지스터의 BV_{EBO} 는 5~7V附近이다.

試料II의 h_{FE} 가 4가 되는것을 더 크게 하려고 drive in time을 6分으로 줄여서 표3의 時間에 따라서 제작하여 보았다. 그림 10은 이때의 콜렉터 特性이다. 이 그림에서 h_{FE} 는 40이다.




그림 8 Sample II의 collector break down特性
H: 5V/cm
V: 0.01mA/cm
D.L.R: 5kΩ




그림 9 Sample II의 emitter 特性
H: 2V/cm V: 0.1mA/cm D.L.R: 5kΩ

표 3
Process time table III

Process	Time(min.)
1. Oxidation time	15
2. Boron diffusion	10
3. Drive in	6
4. Oxidation	20
5. Phosphorus diffusion	14
6. Drive in	20
7. Oxidation	10




그림 10 Sample III의 collector 特性
H: 2V/cm V: 2mA/cm
S.S 0.02mA/step D.L.R: 500Ω




그림 11 Sample III의 collector break down 特性
H: 5V/cm
V: 0.05mA/cm
D. R: 500Ω

그림 11은 Sample III의 BV_{CEO} 特性이다.

그림 12는 Sample III의 emitter 特性이다.

여기서 Sample II와 Sample III를 比較하면 아래 표와 같다.

特 性	Sample II	Sample III
BV_{CEO}	25V	25V
BV_{EBO}	3.5V	8V
h_{FE}	4	40
I_{CO}	1μA以下	1μA以下





그림 12 Sample III의 emitter 特性
H: 2V/cm V: 0.2mA/cm D. R: 500Ω

試料 III는 試料 II 보다 h_{FE} 도 좋고 BV_{EBO} 도 좋다. 이런 試料 III의 性能은 商品化된 外製트랜지스터의 性能과 對等하다.

試料 III中에는 h_{FE} 가 대략 30에서 70까지의 트랜지스터들이 있었다.

그림 13은 표2의 時間대로 wafer 한장 전체를 全面擴散해서 擴散깊이를 測定한 것이다. 베이스 層의 두께는 2μ m이다. 표4는 이번 實驗에 使用한 etchant 一覽表이다. 特히 많이 使用한 것은 CP-4A, Gum etch 1, copper stain 液等이다.



Oxidation.....	15	Boron Diff. Time. 85 min
Boron Diff.....	11	
Drive in.....	10M	
Oxidation.....	20	
Phosphor Diff....	14	
Drive in.....	20	Phosphor Diff. Time. 4.3 min
Oxidation.....	10	

AN Example of Structure

그림 13 Sample III의 擴散斷面圖

표 4

	HF(68%)	HNO ₃ (70%)	C ₆ H ₅ COOH (99~99.5%)	NH ₄ F	NH ₄ HF ₂
CP-4A	3	5	3		
2-3-4	2	3	4		
ZOP					20% Solution
SiO ₂ Etch	10			20	H ₂ O:30
Gum Etch-1	Alabian Gum 25g Glycerine 35cc NH ₄ HF ₂ (Sat.) 30C.C.				
Gum Etch-2	Alabian Gum 25g Glycerine 35cc NH ₄ HF ₂ (Sat.) 30C.C. Ammonia 6 Vol.				
HF Stain	50	, 3 drops			
Copper Stain	10%	CuSO ₄ Sat.			
Chrome Etch	50	Chromic Acid Anhydrous 50			

Etchant List

III 結 論

트랜지스터 1號, 2號, 3號 等의 각各 다른 特性을 가진것을 試作하였다. 特히 3號의 特性能은 市場에 나와 있는 美國製와 比等하다. 이런 트랜지스터를 製作可能케 한것은 무엇보다도 半導體用高性能 擴散爐를 들수 있다. 이 爐의 特徵은 溫度로 調整 된 디지털 setting을 하게 된點과 兩쪽의 end zone은 center zone의 master

and slave의 control을 받게 된點이다.

最高 1350°C까지 溫度를 0.5°C 以內에 調整해서 flat zone 18"을 維持할 수 있다. 그림 14는 이 擴散爐이다.

이번 트랜지스터 製作成功으로 앞으로의 IC化開發研究에 기대되는 바 크다. 끝으로 이번 研究에 많은 忠言과 激勵를 해주신 電子工學室 研究官들에게 謝意를 표하며 많은 協助를 해준 化學室의 李哲氏와 또 韓光洙氏에게 感謝한다.




그림 14 擴散爐

參 考 文 獻

- (1) Electronics Design Transistor Data Chart, 12卷
- (2) Fairchild Planar Progress Report 1963.

- (3) L. A D'Asaro, Solid State Electronics Vol. 1 P 3 1960.
- (4) R. S. Yatsko et al, J. Electrochemi, Soc, Vol. 107, No. 11, Nov. 1960
- (5) C. J. Frosch et al, ibid. Vol. 104, P 547, 1957
- (6) M. M. Atalla et al, BSTJ. P749, May, 1959
- (7) Flint, Electrochemi Soc, Electro, Div, Abst Vol. 11, P 222, May. 1962
- (8) C. T. Sah et al, J. Phy Chemi Solid, Vol 11. P. 288. 1959
- (9) Kodak Photo Sensitive Resist for Industry
- (10) C. S. Fuller et al, J. APP. Phy, Vol. 27, No. 5, P544, May, 1956
- (11) S. L. Matlow et al, ibid Vol. 30, No. 4, P541, April 1959
- (12) J. C. Irvin, BSTJ. Vol. XLI No. 2, P387, March 1962
- (13) W. R. Runyan, Silicon Semiconductor Techn., P 137, 1965
- (14) E. Keonjian, Microelectronics, P262, 1963
- (15) P. G Shewmon, Difeusion in Solid Pt, 1963
- (16) F. J. Biondi, Transistor Teohnology, 1958
- (17) K. H. Nicholas, Solid State Electronics, Vol9, No. 1, P29, January, 1966
- (18) J. Lindmayer, ibid. Vo19. No3, P225, 1966
- (19) R. A. Mc Donald, et al, ibid. Vol. 9, No. 8, P807, 1966