

# TRANSISTOR에 依한 高速度計數回路에 關하여

論文 資料  
19-9

鄭 萬 永 金 惠 鎮

## 1. 序 論

工業計測分野에 對한 計數技術은 最近劃期的인 發展을 거두고 있다. 計數化된 計測器는 測定精度에 있어서個人差나 讀誤이 없으므로 過去의 뉴글式의 計測方法은 이로 代置되어 갈것인데 그計測 可能한 速度에 있어서 從來의 真空管보다 Transistor 式이 되면 複雑 高速度까지도 計數가 쉽게되고 裝置 및 計數表示用消費電力도 改良되어 가고 있다. 이의한것이 되므로서 높은 周波數測定, 짧은 時間測定은勿論이고 電氣的인 振幅의 크기를 Analog to Digital 變換器로서 精密度가 높은 計測을 可能하게 하고 特히 放射能測定에 있어서 從來의 것보다 더 高速化되므로서 放射能의 完全한 性質을 把握할 수 있을 것이다. 그것은 1 Curie의 放射能이  $3.7 \times 10^{10}$  dps의 崩壞數를 갖고 있으나 現在는 約  $2.8 \times 10^7$  cps 程度의 計測이 可能할 따름이다. 따라서 計測速度를 더 向上시키므로서 強한 放射能計測도 可能하게 된다. 이의한 高速計數問題의 解決을 하기 위하여 Transistor 回路로서 두가지面으로 追究되고 있다. 그하나는 高速度用 Transistor 自體의 開發이며 또하나는 回路的인 改良研究이다. 여기서는 後者에 關해서만 生覺하고, 거기에 適合한 Transistor를 얻었을 때의 設計基準과 基本的인 實驗結果에 關해서 論하기로 한다.

## 2. TRANSISTER에 依한 計數回路의 高速化界限

計數回路에 Transistor를 使用하면 真空管의 경우보다 더 높은 周波數에 까지 動作이 可能하나 動作할 수 있는 最高周波數에는 限界가 있다. 이 限界는 Transistor 自體의 物理的 構造에 依하여 定해지는 것으로서

collector-base 및 emitter-base junction의 諸 parameters 即 junction capacitance, junction resistance, base lead resistance 및 base 幅等에 依해서 解析의 으로 表示될 수 있다.

Transistor를 saturated switching circuit에 使用할 때의 switching time response는 small signal parameter로서 表示될 수 있으므로 그것에 依하여 switching time 短縮의 限界를 解析할 수 있다. switching time을 먼저 成分別로 보면 delay time (Td), rise time (Tr), storage time (Ts) 및 fall time (Tf)으로 나뉘지고 이들을 다시 Transistor의 small signal parameter로서 表示하면 다음과 같이된다.

$$Tr = \frac{1}{\omega_{\beta} u} \ln \left[ \frac{I_{B1}}{I_{B1} - 0.9 I_{Cs}} \right] \dots\dots\dots(1)$$

$$Td = \frac{1}{\gamma} \ln \left[ \frac{I_{B1}}{I_{Cs}} \cdot \frac{\omega_N \omega_{\beta N}}{\gamma} \right] \dots\dots\dots(2)$$

$$Ts = \frac{1}{\gamma} \ln \left[ \frac{I_{B1} + I_{B2}}{I_{B2} + I_{Cs}} \right] \dots\dots\dots(3)$$

$$Tf = \frac{1}{\omega_{\beta N}} \ln \left[ \frac{I_{Cs} - I_{B2} \beta_N}{0.1 I_{Cs} - I_{B2} \beta_N} \right] \dots\dots\dots(4)$$

여기서

$\omega_{\beta N} = (1 - \alpha_N) \omega_N = \text{radian } \beta\text{-cutoff frequency}$

$I_{B1}$  = turn-on base current

$I_{B2}$  = turn-off base current

$\beta_N$  = normal forward current gain

$I_{Cs}$  = saturated collector current.

$\frac{1}{\gamma} = \frac{\omega_N + \omega_I}{\omega_N \omega_I (1 - \alpha_N \alpha_I)} = \text{storage time constant}$

$\omega_N$  = normal radian  $\alpha$ -cutoff frequency

$\omega_I$  = inverted radian  $\alpha$ -cutoff frequency

$\alpha_N$  = normal  $\alpha$ ,

$\alpha_I$  = inverted  $\alpha$

(1) (2) (3) (4) 式들은 모두 common-emitter circuit에 관한 것들로서 common-base circuit나 common-collector circuit 때에는 또 달라진다. 윗式에서  $I_{B2}$ 는  $I_{B1}$ 과 反對의 符號를 갖는것이 普通이다. (1) (2) (3) (4) 式에서 rise time constant  $\frac{1}{\omega_{BN}}$  및 storage time constant  $\frac{1}{\gamma}$ 은 外部回路에 關係없이 Transistor 自體의 構造에 依하여 決定되며, logarithmic factor는 主로 外部回路에 依해서 左右되는 것이다. 지금 가령 turn-on base current  $I_{B1}$ 이 겨우 飽和시킬 程度라면

따라서 rise time 은

으로 되어 radian  $\beta$ -cutoff frequency에 反比例하는 關係가 있음을 알 수 있다.

또  $\beta_N I_{B2} = -I_{cs}$  일 때

(6) (7) 式에서 보는 바와 같이 빠른 rise time 및 fall time 특성을 얻기 為해서는  $\beta$ -cutoff frequency 가 높아야 함을 알 수 있다. 그리고 이  $\beta$ -cutoff frequency 는 (8) 式과 같이 주어짐으로 emitter-base junction의 resistance 및 capacitance 가 可能한限 적어야  $\omega_{\beta N}$  이 커짐을 알 수 있다.

(8) 式에서 total capacitance  $C$  는

(8) (9) 式의 각 resistance 및 capacitance 들은 Fg 1 의 hybrid-pi model 에 圖示되어 있다

여기서

$r_{b'e}$  = emitter-base junction resistance

$C_{b'e}$  = diffusion capacitance

$C_{b'c}$  = collector-base junction capacitance

$C_T$  = emitter-base transition capacitance

collector-base junction capacitance는 주로 depletion-layer capacitance임으로 이 두 가지는 같은 것으로 부르기도 한다. diffused base transistor에서는 emitter-base transition capacitance  $C_T$ 는 collector-base capacitance보다 크거나 대략 같다. 그러나 diffusion capacitance  $C_{b'e}$ 는  $C_{b'e}$ 나  $C_T$ 보다도恒常률선 큰 값을 가지고 있어 (9)式의  $C$ 는 주로  $C_{b'e}$ 에 대해서 左




Fig. 1 HYBIRD-PI MODEL

右된다. 그런데 이 capacitance  $C_{b's}$ 는 base width  $W$ ,  
絕對溫度  $T$ , 및 hole density  $p$ 로서 나타내면

$$C_{b'e} = \frac{Wq^2p}{2kT} \quad \dots \dots \dots \quad (10)$$

이式에서  $\gamma_e$ 는 Transistor의 basic model에서의 emitter resistance이고,  $D$ 는 diffusion constant이다.

$\beta$ -cutoff frequency에 영향을 주는 또 하나의 要素인 emitter-base junction resistance  $r_{be}$ 를 亦是 웃式과 같은 方法으로 表示하면

$$r_{b'e} = \left( \frac{1}{1-\alpha} \right) \frac{WkT}{q^2 D p} \dots \dots \dots \quad (12)$$

(10) 式과 (12) 式에서  $Cb'e$  및  $rb'e$ 가 적은 값을 갖기 위해서는 base width  $W$ 가 적어야 함을 알 수 있다. grown junction이나 alloy junction transistor에서는 이  $W$ 를極히 적게 한다는 것이實際技術의으로困難함으로最近 새로이登場한技術即 diffused base transistor, planar transistor 等에依하여 매우 적은  $W$ 를 갖는 Transistor가製作되고 있어 이를을使用하면相當히높은周波數에서까지計數回路를動作시킬수 있게된다. 最近 small signal transistor로서 gain-band-width product가  $10 \times 10^9$  cps인 것들이製作에成功되었고  $2 \times 10^9$  cps의 Transistor들은 이미量產段階에 들어가 있다고 한다.


### 3. 基本 Flip Flop 回路의 設計基準

前節에서는 高速化된 計數回路內에 있어서 Transistor 自體의 構造가 switching time에 미치는 영향을 論議하였으나 이는 어디까지나 Transistor 製作者의 技術에 屬하는 問題이며 回路設計者가 左右 할 수 있는 범주에서 벗어나는 일이다.

Transistor 를 saturated switching circuit에 使用할 때의 switching time의 諸關係式 (1), (2), (3), (4)에서 logarithmic factor 들은 transistor 自體와는 別個로 外部回路 條件에 依해서決定되는 量들이다. 即 빠른 switching time 을 얻는 計數回路를 設計하기 為해서는 switching time constant 들이 작은 Transistor를 使用해야 함은勿論이거니와 saturated collector current, turn-on 및 turn-off base current 들도 switching time에相當한 영향을 주기 때문에 이들의 값選定에 있어서 가장 短縮된 switching time을 얻을 수 있는 最適值를 選定함이 重要한 일이다.



前記 base current 및 collector current 와 switching time 과의 關係를 좀더 具體的으로 考察해보면 다음과 같다.

即 turn-on base current 가 Transistors를 鮑和시킬 수 있는 값을 超過하여 더 增加하면 rise time 및 delay time은 初期엔 急한 減少를 한 後 漸次的으로 一定한 값に 到達하게 된다. 그 한 예를 fig2에 圖示한다.




다음 storage time 및 fall time의 turn-on base current 와의 關係를 보면 Fig 3 및 Fig 4에 例示한바와 같이 初期엔 急激한 上昇을 보이고 漸次的으로 어면 一定值에 到達한다. 이와같이 turn-on base current의 增加에 따라 rise time, delay time은 減少하고 storage time, fall time은 增加하는 相反된 現象이 나타남으로 base driving current를 決定할 때에는 그

變化되는 量이 더 많은 storage time 및 fall time을 적게하는 方向으로 決定해야 할 것이다.




다음 turn-off base current의變化에對한 storage time의變化를 보면 Fig 5에例示한 바와같이 turn-off base current의增加에 따라 storage time은 初期에對數函數의으로急激한減少를 보이고漸次一定한값에완만하게接近함을 알수 있다. 따라서回路設計時에는 turn-off base current의큰값이要求된다.



다음에 saturated collector current의變化에依한諸 switching time의變化하는 모양을 보면 Fig 6에例示한 바와같이各 switching time이 saturated collector current의增加와 함께減少함을 볼 수 있으므로高速計數回路設計에 있어서는 되도록 큰 collector current로動作시키는 것이有利하지만 이와같은高速度用 mesa transistor들은許容損失이一般的으로적으므로이에依하여自然히制限을 받게된다.

지금까지는 common emitter switching circuit에關해서만論議되어 왔으나 common base나 common collector回路을使用할 때에는 switching time特性도또한多少間 달라진다.例원래 common emitter回路의 rise time은 common base回路에서의 그것보다 적은것이普通이다.



saturated flip-flop設計에 있어서 또 한 가지特別히考慮되어야 할 일은 current gain  $\beta$ 가周波數의上昇과더불어減少하는事實이다.即 low frequency current gain을  $\beta_0$ ,  $\beta$ -cutoff frequency를  $f_\beta$ 라고 하면周波數變化에 따른  $\beta$ 의變化는 아래와 같이 주어진다.

$$\beta = \frac{\beta_0}{1 + j \frac{f}{f_\beta}} \quad (14)$$




FIG. 7 GAIN-FREQUENCY CHARACTERISTICS  
TRANSISTOR 2SC19

(14)式에서보는 바와같이動作周波數가  $f_\beta$ 近處에 가까이가면  $\beta$ 는 low frequency 때의 값의約3dB떨어지고 그以上의높은周波數에서는 current gain이約6dB/octave의比率로減少함으로(Fig 7参照)낮은周波數에서는飽和狀態로動作하면回路도높은周波數에선非飽和狀態로되어버린다.

그러므로  $\beta$ -cutoff frequency보다더높은周波數에서 flip-flop을動作시킬려면低下된 만큼의current gain을補償할 만큼充分한電流로base를drive해야한다.

다. 이러한補償을 하기 為해서는 動作周波數에서의 current gain 을正確히 测定할 必要가 있다. 이 测定에는 GR-1607 A Transfer Function Bridge 가 適合하여 25~1500 mc에서 連續的인 测定이 可能하다.

끝으로 낮은 pulse repetition frequency에서 動作하는 flip-flop 設計에 一般的으로 適用되는 諸條件들도 모두例外 없이 high repetition frequency에서도 適用됨은 再論을 要하지 않음으로 여기서는 省略한다.

Speed-up capacitor C의 값은 너무 작으면 impedance가 너무 커서  $f_{max}$ 가 낮아지고 또 反對로 너무 크면 charging time이 길어져서  $f_{max}$ 가 低下됨으로 使用될 Transistor 및 動作 最高周波數  $f_{max}$ 에 依해서最適值를 決定한다.

#### 4. 基本的實驗의 結果

本節에서는 高速 switching 用인 Germanium mi-

croalloy diffused base transistor type 2N769와 Silicon mesa transistor type 2SC19에 關한 諸 switching time response 测定과 2N769 transistor를 利用한 high speed flip-flop을 製作하여 約 90 MC의 높은 周波數에서動作시킨 例를 記述하고자 한다. Transistor 2N769는 emitter capacitance가 3~6 PF, collector capacitance가 1.5~3.5 PF程度로 極히 적어서 高周波 特性이 매우 좋고 gain bandwidth product는 100~900mc의 높은 값을 가지고 있어 high speed switching 用으로 매우 適當하다. (Fig 8 參照)

saturated collector current의 變化에 依한 switching time의 變化는 Tektronix type 585 Oscilloscope와 Type R Transistor rise time unit를 使用하여測定되었으며 그 結果는 Fig 6에 圖示되어 있다. 여기에 附記하여 둘것은 이 测定에 使用된 Pulse Gener-




Fig. 8  $f_T$  v.s VOLTAGE AND CURRENT, GROUNDED Emitter

ator의 pulse output(type R transistor rise time unit 내에 裝着되어 있음)의 rise time이 約 5 nanosecond이고, Oscilloscope自體의 rise time이 約 3.5 nanosecond임으로 이들에 依한 영향을 考慮하면 實際의 2N769 만의 rise time은 Fig 6에 나타난 것보다相當히 적을 것으로 본다.

2SC19 Transistor의 switching time 對 base dri-

ving current特性도 같은 方法으로 测定되었으며 그結果는 Fig 2, Fig 3, 및 Fig 4에 圖示되어 있다. 여기서도 試驗 pulse의 switching time 및 Oscilloscope의 switching time에 包含되어 있음은 前과 같다.

2N769 transistor의 normal alpha의 값은 collector-current가 0.1에서 100 mA까지 變해도 0.991에서 0.999 사이의 極히 작은 變化를 보이나 common emitter




Fig. 9 NORMAL  $\beta$ , v.s COLLECTOR CURRENT  
OF TRANSISTOR 2N769




Fig. 10 COMMON Emitter 饱和特性

forward current gain은 같은 collector current 변화에 대해서 150에서 約 300까지 变化한다. (Fig 9 参照)

$\beta$ 의 값이 이와같이 많은变动을 함으로 saturated collector current의 값選定 때에는 반드시 그에 따른  $\beta$ 의 값을 测定하여 두어야 한다.

2N769 Transistor의 静饱和特性을 测定한 結果가

Fig 10에 図示되어 있다. 이로부터 饱和가始作되는點에서의 base voltage를 알수 있고 따라서 이 때의 base driving current도 이로부터 알게된다. Fig 10에서 이 饱和點은 collector voltage curve와 base voltage curve가 交叉하는點으로서 이 때의 饱和電流增幅率  $\beta_s$ 는 아래와 같이 求해진다.

$$\beta_s = \frac{I_{cs}}{I_{bs}} = \frac{27 \text{ mA}}{0.135 \text{ mA}} = 200 \dots \dots \dots (15)^*$$

※  $I_{cs} = 27 \text{ mA}$ 로 하였음.




Fig. 11  $V_c - I_c$  CHARACTERISTIC CURVE  
OF TRANSISTOR 2N769

Fig 11은 2N769 Transistor의  $V_c - I_c$  特性曲線인데

이로부터求한 collector-emitter 間 飽和電壓  $V_{CES}$ 는 0.2 Volt 이다. emitter-base 間 飽和電壓  $V_{BES}$ 는 Fig 10에서  $V_b$  曲線의 饽和值로서 求해지는데 이 두 값은 saturated flip-flop 設計에 必要한 값들로서 뒤에 利用될 것이다. 求해진  $V_{BES}$ 는 約 0.4 volt 이다.

flip-flop 設計에 있어 먼저 選定해야 할것은 saturated collector current 的 값이다. 이 값의 選定에 있어 가




FIG.12. TYPICAL RISE TIME CONSTANT v.s SATURATED COLLECTOR CURRENT  $I_{CS}$

current 를 18 mA 로 定했다. 따라서 이 때의 Transistor의 消耗電力은 base driving current를 1 mA 로 하면

$$\begin{aligned} P_t &= V_{BES} I_B + V_{CES} I_C \dots \dots \dots (16) \\ &= 0.4 \times 1 \times 0.2 \times 18 \\ &= 0.4 + 4.6 = 4 \text{ mW} \end{aligned}$$

로서 이 Transistor의 最大容損失인 35 mW 에 比하연安全한 값이고 多少의 溫度上昇이 있어도 亦是 安全한範圍內에서 動作하게 된다.

Load resistance  $R_L$  은 約 6 volt의 output 를 내기 為해서 330  $\Omega$  으로 指했고 emitter resistance  $R_e$  는  $V_{ce} = -12$  volt 로 하면

$$\frac{V_{ce}}{R_L + R_e} = I_C \dots \dots \dots (17)$$

에 依하여

$$\frac{12}{330 + R_e} = 18 \text{ mA} \dots \dots \dots (17)$$

$$R_e = 330 \Omega$$

이다.

Emitter Voltage  $V_E$  는

$$V_E = I_{CS} R_e = -18 \times 0.33 = -6 \text{ Volt}$$

Turn-on collector Voltage  $V_{con}$  은

$$V_{con} = V_E + V_{CES} = -6 - 0.2 = -6.2 \text{ Volt}$$

Turn-on base Voltage  $V_{Bon}$  은

$$V_{Bon} = V_E + V_{BES} = -6 - 0.4 = -6.4 \text{ Volt.}$$

Turn-off base Voltage  $V_{Boff}$  を 定함에 있어 2N769 Transistor는 emitter-base junction 的 breakdown

장 密接한 關係를 가지고 있는 것은 switching time 으로서 그 關係曲線이 Fig 12 및 Fig 13에 圖示되어 있다. 이 두 曲線에서 보면 rise time constant 및 fall time constant 가 saturated collector current의 값인 約 20 mA 近處에서 부터 最小의 一定値를 維持하여 이 以上的 collector current의 變化에 對해서는 거의 無關한 狀態를 보임으로 여기서는 saturated collector




FIG.13. TYPICAL FALL TIME CONSTANT.  
vs SATURATED COLLECTOR CURRENT.  $I_{CS}$

voltage 가 2 Volt 임으로 이를 超過하지 않는 範圍의 값을 指하여야 함으로 (實際에는 보다 더 安全하게 하기 為하여 兩 base 와 emitter 間에 diode SD 46 을 插入하여 이 junction에 過度한 reverse bias 가 걸리는 것을 防止하였다).




Fig. 14 90 mc FLIP-FLOP CIRCUIT

off-transistor에  $-0.8$  V의 reverse bias를 걸어주기 為해서는

$V_{Boff} = -5.2$  volt로 하면 다음 關係式을 利用하여  $R_1$  및  $R_2$  (Fig 14 參照)의 比를 求할 수 있다. 即

$$\text{이式에 依하여} \quad 5.2 = \frac{6.2 R_2}{R_1 + R_2}$$

다음 90 mc 近處에서 27N69 Transistor의 current gain  $\beta$ 의 값이 10 程度까지 低下하므로 turn-on transistor 를 飽和시키기 為한 base driving current  $I_{BS}$  는

$$I_{BS} = \frac{I_{cs}}{\beta_{\min}} = \frac{18}{10} = 1.8 \text{ mA} \quad \dots\dots\dots(20)$$

Turn-on transistor의  $R_2$ 에 흐르는 電流  $I_2$ 는

·이고, turn-off transistor에서  $R_1$ 을 通过해서 흐르는 電流  $I_1$ 은

$$I_1 = -\frac{V_{c1} - V_{Bcn}}{R_L + R_1} = \frac{12 - 6.4}{0.33 + R_1}$$

$$= \frac{5.6}{0.33 + R_1} \dots \dots \dots (22)$$

Turn-on base driving current  $I_{Bon}$   $\frac{1}{2}$

$$I_{Bon} \equiv I_1 - I_2 \quad \dots \dots \dots \quad (23)$$

Transistor 가 饋和되기 為해서는

를滿足해야 함으로 (20), (21), (22) 式들을 (23) 式과  
(24) 式에 代入하면

$$\frac{5.6}{0.33+R_1} - \frac{6.4}{R_2} \geq 1.8 \text{ mA}$$

이 不等式을 整理하면


(19) 式과 (25) 式을 풀면

$$R_1 \leq 2K\Omega$$

$$R_2 \leq 10.4 \text{ K}\Omega$$

speed-up capacitor  $C_1$  的 값은 實驗的으로  $10\text{ PF}$  에서  $250\text{ PF}$  사이의 여러 값을 調査한 中에서  $20\text{ PF}$  가 가장 適當함을 發見하였고 emitter bypass condenser 는  $1000\text{ PF}$  로서  $90\text{ mc}$  에서의 impedance 는 約  $2\Omega$  이다. 따라서  $R_E = 330\ \Omega$  를 by pass 하기에 充分하다. trigger 方式은 collector trigger 가 high speed 에서 性

能이 좋으므로 이를擇했으며. steering diode를 거쳐  
 兩 collector에 trigger 하게 되어있다. 위에서 求한 諸  
 整數를 使用하여 製作된 flip-flop의 回路을 Fig 14에  
 圖示한다. 그의 input 및 output 波形은 Fig 15에 圖示  
 하였다. trigger pulse로는 90 mega pps의 높은 rep-  
 etition frequency를 갖는 pulse generator를 求得  
 하기가 困難함으로 Sine wave로 直接 trigger하였는  
 바 90 mc에서 sine wave의 rise time은 約 3.2 na-  
 nosec가 되므로 充分히 빠른 pulse로서 利用될 수 있  
 다.



88 mc trigger input signal




88 mc 때의 binary output.

FIG.15. 88 MC INPUT AND OUTPUT WAVE FORMS

끝으로 溫度 또는 周波數의 變化에 따른 current gain의 變化에 對해서 Transistor를 饱和시키기 為한 base driving current 와  $R_1$ ,  $R_2$ 의 값을 複雜한 計算을 거치지 않고 直接 찾을수 있도록 한것이 Fig 16 이다. 前節에서 記述한 바와 같은 理由로 base driving current를 saturated base current 보다 너무 過度하게 큰 값을 갖게 할 必要가 없음으로 動作시키려는 周波數에서의  $\beta$ 의 값을 알면 그 때의 最適 base current値와 이에 따른  $R_1$  및  $R_2$ 의 값을 이 graph에서 即時 찾을 수 있다. 勿論 Fig 16은 2N769型 Transistor에 限한 것이고 또 saturated collector current는 18 mA로 책을 읽을 때의 諸定數이므로 留意해야 한다.

Fig. 16 CURRENT GAIN V.S. CIRCUIT PARAMETERS IN THE FLIP-FLOP CIRCUIT



## 5. 結論

トランジスタ에 依한 高速度 flip-flop 設計에 있어서  
 重要한 것은 使用周波數, 溫度 및 collector current에  
 依한 current gain의 變動狀態를 正確히 測定하여야  
 만 饱和條件와 高速化의 條件을 滿足시키는 設計를 할

수 있다는 事實과 base driving current, saturated collector current의 値들도 switching time에 直接的인 영향을 미치고 있으므로 이 電流值의 適當한 選定與否는 flip-flop의 最高動作周波數의 値에 많은 영향을 미쳐준다. 끝으로 또 보다 더 高速度로 動作시킬 수 있는 flip-flop를 製作하기 為해서는 gain bandwith

product 가 높은 트란지스터를 使用해야 함은勿論이다. 또 90 mc 近傍의 높은 周波數에서는 抵抗 및 capacitor 들의 特性이 顯著히 低下됨으로 모든 抵抗은 non-inductive deposited carbon type 를 使用하고 capacitor 들은 ceramic 으로 使用할 必要가 있다. 또 線間의 stray capacity 를 적게하기 위해 print 配線을 하면 flip-flop 의 高周波特性도 약간 改善된다.

(西紀 1963 年 3 月 9 日 接受)

### References.

1. M.V. Joyce and K.K. Clarke; "Transistor Cir-

cuit Analysis" Addison-Wesley pub co.

2. J.J. Ebers and J.L. Moll; "Large-Signal Behavior of Junction Transistors." P 1761, proc. of I.R.E. Vol. 42, No 12, Dec 1954.
3. J.L.Moll; "Large-Signal Transient Response of Junction Transistors." P 1773 Proc. of I.R.E. Vol. 42, No 12, Dec 1954.
4. Philco Semiconductor data sheet
5. Fairchild Technical Articles and papers. TP.

13.