

수 ms 이내의 퓨즈 용단시간을 갖는 직류시스템 보호 회로

이 승 호*, 김동욱*, 장바울**, 김 성 민*
 한양대학교*, 한국산업기술대학교**

DC system protection circuit with fuse within a few milliseconds

Seung Ho Lee, Dong-Uk kim, Paul Jang, Sungmin Kim
 Hanyang University*, Korea Polytechnic University**

ABSTRACT

본 논문에서는 직류 시스템에 적용된 퓨즈를 수 ms 내에 용단시키기 위해 대전류를 주입하여 퓨즈의 I^2t 에 빠르게 도달시키는 방법을 제시한다. 대전류 주입을 목적으로 상시 충전된 커패시터를 퓨즈에 병렬 연결하여 과전류가 감지되면 방전시킨다. 커패시터에서 방전된 퓨즈에 흐르는 대전류는 I^2t 에 빠르게 도달시켜 수 ms내에 퓨즈를 용단시킨다. 제안하는 보호회로를 제작하고, 실험을 통해 성능을 검증하였다.

1. 서 론

퓨즈는 전력시스템의 입력단에 연결되어 사고 발생 시 사고 지점으로부터 회로를 분리하는 역할을 한다. 직류시스템의 경우, 낮은 임피던스로 인해 사고 전류가 빠르게 증가하기 때문에 사고 지점의 신속한 분리가 요구된다. 기존의 퓨즈는 용단되기 위한 시간이 길어 직류 시스템에 적용되었을 때, 과전류로 인하여 퓨즈가 용단되기 전에 주요 부하 및 반도체 스위치 소자의 소손을 야기할 수 있다. 따라서 수ms~수s의 퓨즈 용단 시간을 수ms 이내로 단축시켜 효과적으로 부하를 보호할 필요가 있다.

본 논문에서는 퓨즈의 특성인 I^2t 를 기술하고 퓨즈를 빠르게 용단하기 위해 추가 전류를 방전하는 회로를 제안한다. 기존의 퓨즈와 제작된 회로가 적용된 퓨즈의 용단시간, 사고전류의 최댓값을 비교, 확인한다.

2. 본 론

2.1 Fuse의 특징

Fuse의 특성인 I^2t 는 퓨즈의 용단시점을 나타내는 중요한 parameter로 작용한다. 전류가 정형파의 형태일 때, fuse의 I^2t 는 식 (1)과 같이 나타낼 수 있다.

$$I^2t = \frac{1}{2} i_c^2 t \tag{1}$$

그림 1은 직류 사고 발생 시 퓨즈가 연결되어 있지 않을 때 단락 전류 파형과 퓨즈의 동작에 의하여 단락 전류가 제한된




그림 1 사고전류와 퓨즈에 의해 제한된 전류 [1]
 Fig 1. Fault current and limited current by fuse

파형을 나타낸다. 시스템에 흐르는 전류를 나타낸다. 퓨즈에 전류가 흐르게 되면 열이 발생하고, 퓨즈의 I^2t 를 넘어서는 에너지가 가해지면 열로 인해 퓨즈의 내부 심지가 녹아 퓨즈가 용단된다. 이 구간을 Pre-arcing I^2t (Pre-arcing time)이라 부른다. 퓨즈의 용단 후, 내부 심지에 발생한 아크 및 에너지가 안전하게 소멸되는 구간을 Arcing I^2t (Arcing time)이라 하며, 두 구간을 합한 구간을 Total clearing I^2t (Total clearing time)라 한다.

효과적으로 부하를 보호하기 위해서는 부하의 허용 I^2t 보다 퓨즈의 I^2t 가 낮도록 설계해야 한다. 하지만, 기존의 퓨즈는 용단되기까지 수ms에서 수s의 시간이 걸린다. Pre-arcing time이 길어지게 되어 직류 시스템에서의 단락사고에 대응하기 어렵다는 단점이 있다. 본 논문에서는 퓨즈에 의해 제한되는 사고전류의 최댓값을 낮추기 위해 Pre-arcing time을 단축하는 회로를 제안한다.

2.2 제안하는 퓨즈 용단 회로

그림 2-a는 퓨즈가 장착된 시스템의 회로도이다. 사고 시의 사고전류 상승분을 제한하기 위하여 그림 2-b와 같이 추가적인 보호 회로를 퓨즈에 병렬로 연결한다.

보호회로의 셉트 저항은 시스템에 흐르는 전류를 감지한다. 전류에 의해 셉트 저항에 인가되는 전압이 제어회로의 기준 전압보다 낮을 때, 정상 상태로 인식한다. 사고 발생 시 시스템의 전류 상승으로 인해 셉트 저항에 인가되는 전압이 기준전압보다 높아지게 되면 MosFET을 Turn-On 시킨다. MosFET이 ON 상태가 되면, 별도의 전원장치로부터 상시 충전된 커패시터에서 대전류가 방전되어 퓨즈를 빠르게 용단하기 위한 대전

류 I_{blow} 가 퓨즈로 흐르게 된다. 이때 퓨즈에 흐르는 전류 I_{fuse} 는 식(2)와 같다.

$$I_{fuse} = I_{sys} + I_{blow} \quad (2)$$

I_{fuse} 로 인해 퓨즈는 수ms내에 Pre-arcing I^2t 에 도달하게 된다. 이를 통해 부하 및 반도체 스위치 소자의 허용 I^2t 보다 낮은 값의 전류로 제한한다.




그림 2 (a)기존의 퓨즈가 적용된 직류 시스템 회로도 (b) 제안하는 보호 회로가 적용된 직류 시스템 회로도

Fig. 2 (a)DC system diagram without proposed protection circuit (b) DC system diagram with proposed protection circuit




그림 3 퓨즈의 빠른 용단을 위한 보호회로
Fig 3. Protection circuit for fast fuse blowing

표 1 실험에 사용된 회로의 사양
Table 1 Per unit values of the system parameters

V_{sys}	50 V	L_{sys}	2mH
V_{cap}	25 V	Shunt	6m Ω

2.3 실험 결과

그림 3은 본 논문에서 제안하는 방법의 성능을 검증하기 위해 제작된 회로이다. 퓨즈는 Littelfuse社의 0505020.mxp 제품을 사용하였다. 실험에 사용된 실험세트의 사양은 표1과 같다. 단락 전류를 발생시키기 위하여, 커패시터 뱅크를 V_{sys} 로 충전한 후 스위치를 닫아 직류 단락 사고를 모의하였다. 제어회로의 기준전압은 216mV로 36A이상의 사고전류가 흐르게 되면 보호회로가 동작하도록 설계하였다.

그림 4는 제안하는 보호회로 동작 파형을 나타낸다. I_{sys} 가 36A에 도달하였을 때, MosFET이 Turn-On 되어 대전류 (I_{blow})가 흐르는 것을 확인할 수 있다. 사고전류 감지 후 600 μ s 동안 Pre-arcing I^2t 도달하게 되어 사고전류를 제한함을 확인하였다. 따라서 제안하는 보호 회로를 통하여 퓨즈를 2.3ms에 용단시켜 사고전류를 제한함을 확인하였다. 그림 5는 단독으로 사용된 퓨즈와 제안하는 보호 회로를 적용한 퓨즈의 단락전류 제한 성능을 비교한 파형을 나타낸다. 퓨즈를 단독으로 사용한

경우 단락 전류는 최대 421.2 [A], Total clearing time은 5.2ms임을 확인할 수 있다. 제안하는 보호회로를 연결한 퓨즈의 경우 단락 전류는 최대 40.95A, Total clearing time은 2.3ms이다. 따라서 기존보다 사고전류의 최댓값은 10배 이상 낮출 수 있으며, 퓨즈의 Total clearing time은 2배 이상 단축됨을 확인하였다.




그림 4 제안하는 회로의 동작 파형
Fig 4. Operation waveform of proposed circuit




그림 5 제안하는 회로의 유무에 따른 전류 파형
Fig 5. Current waveform with and without the proposed circuit

3. 결론

본 논문에서는 퓨즈의 빠른 용단을 위한 보호회로를 제안하였다. 제안하는 회로는 퓨즈에 추가 전류를 방전함으로써 퓨즈의 I^2t 에 빠르게 도달할 수 있도록 한다. 실험 결과를 통해 3ms 이내에 퓨즈가 용단됨을 확인하였다.

참고 문헌

[1] "Protecting semiconductors with high speed fuses" EATON Bussmann series application guide 2016.
[2] "Selection Guide Fuse Characteristics, Terms and Consideration Factors" Littelfuse fuseology selection guide 2014.