전력전자학술대회 논문집 2020. 8. 18 ~ 20

공진 회로를 이용한 Capacitor 전류 시험기

이창현, 강윤수, 박도일, 노정욱
국민대학교 전자공학과

Capacitor Withstand Current Tester using Resonant Circuit

Chang Hyeun. Lee, Yoon Soo. Kang, Doil. Park, Chung Wook. Roh
Dept. of Electronics, Kookmin Univ

ABSTRACT

고전압 커패시터는 회로 전체 안전성의 이유로 신뢰도를 유지하는 것이 매우 중요하다. 따라서 커패시터는 다양한 특성에 대해 시험이 필요하며 이때 장비가 필요하게 된다. 커패시터 시험용 특성으론 용량, 내전압, 전압 변화량, I_{rms}, I_{peak}가 있는데, 이 중 전류(I_{rms}, I_{peak}) 시험기의 경우 시중에 거의 없고, 매우 고가에 거래가 되고 있다. 이는 기존 전류 시험기가 CCCV(constant current constant voltage) 충/방전 회로를 사용하여 높은 전력을 공급하는 Power Supply가 요구되기 때문이다. 본 논문은 상기 기존 기술의 문제점을 해결하고자 공진 회로를 이용하여 새로운 커패시터 전류 시험기를 설계하였고, Simulation을 통해 제안 전류 시험기의 가능성을 검토하였다.

1. 서론

고전압 회로에 이용되는 커패시터는 신뢰도를 유지하는 것이 회로 전체의 안전성 측면에서 매우 중요하다. 이 때문에 커패시터 개발 시 용량, 내전압, 전압 변화량, I_{rms}, I_{peak} 등과 같이 다양한 특성에 대해 시험이 필요하며, 시험을 실행하기 위해 시험 장비가 필요하다. 이때, 용량, 내전압, 전압 변화량 특성 시험기는 시중에 많이 있으며 판매가 되고 있다. 하지만, 전류 시험기의 경우 시중에 거의 없고, 매우 고가에 거래가 되고 있다. 이는 전류 시험기의 경우 일정한 시간 동안 소정의 전류와 소정의 전압을 제공하는 CCCV(constant current constant voltage) 충/방전 회로가 사용되기 때문이다.

전류 시험기로 CCCV 충/방전 회로를 이용할 경우, 1000uF 용량, 내전압 1kV 및 Ipeak 100A를 갖는 커패시터의 전류 특성 시험을 위해선 125kW급의 Power Supply가 필요로 한다. 해당 규모의 Power Supply는 크기가 커 현실적으로 설치가 힘들 뿐만 아니라 생산 비용도 매우 크다는 한계가 존재한다. 또한, 해당 규모의 전력을 사용하기 위해선 관련 관공사로부터 사전의 신고 절차 및 허가 절차를 진행해야 한단 절차적 불편함이 존재한다. 그리고 CCCV 회로는 낮은 동작 주파수만을 제공한다는 한계가 존재하며, 앞선 예의 경우 동작 주파수의 최대 크기는 50Hz 정도이다

본 Capacitor 전류 시험기는 공진 회로를 이용하여 커패시터 전류 특성을 시험하기 위해 요구되는 Power Supply의 크기를 줄이고, 커패시터 시험 장치의 크기와 비용을 감소시킨다.

2. 공진 회로를 이용한 Capacitor 전류 시험기

그림 1은 제안하는 공진 회로를 이용한 Capacitor 전류 시험기를 나타낸다. 제안 회로는 Load Capacitor에 공진 전류를 인가하기 위한 전압원 V_{in1}, 제어 신호에 따라 On/Off를 반복하여 공진 전류의 크기를 결정하는 스위치 S1, 스위치 S1과 교차해 On/Off를 반복하여 Load Capacitor에 흐르는 전류의 경로를 제어하는 스위치 S2, Load Capacitor의 정격전압을 인가하기 위한 전압원 V_{in2}, 그리고 측정부에 해당하는 L_r과 C_{load}로 이루어져 있다.



그림 1 공진 회로를 이용한 Capacitor 전류 시험기

2.1 공진 회로를 이용한 Capacitor 전류 시험기의 작동 및 해석

제안 Capacitor 전류 시험기는 스위치 S1과 스위치 S2가 교차로 제어 신호에 따라 On/Off 하면서 작동한다. 즉, 스위치 S1이 On 되고 스위치 S2가 Off일 때(Mode 1), 스위치 S1 Off 되고 스위치 S2가 On일 때(Mode 2)로 나뉘게 된다.

2.1.1 Mode 1

스위치 S1이 On 되고 스위치 S2가 Off일 때 제안 Capacitor 전류 시험기는 그림 2와 같이 나타낼 수 있다.



그림 2 스위치 S1 On, 스위치 S2 Off 상태의 제안 Capacitor 전류 시험기(Mode 1)

이때, 전압원 V_{in1}은 미리 설정된 동작 주기의 반주기 $T_s/2$동안 측정부에 연결되어 Load Capacitor C_{load}가 충전될 수 있도록 한다.

2.1.2 Mode 2

스위치 S1이 Off 되고 스위치 S2가 On일 때 제안 Capacitor 전류 시험기는 그림 3과 같이 나타낼 수 있다.



그림 3 스위치 S1 Off, 스위치 S2 On 상태의 제안 Capacitor 전류 시험기(Mode 2)

이때, Load Capacitor는 미리 설정된 동작 주기의 반주기 $T_s/2$동안 방전될 수 있다.

Mode 1과 Mode 2를 통해 제안 Capacitor 전류 시험기는 Load Capacitor C_{load}에 흐르는 전류 I_C가 공진 상태에 도달하도록 제어한다. 이를 통해, C_{load}에 흐르는 전류의 크기를 크게 제어함으로써, 고전력의 Power Supply를 사용하지 않고도 높은 전류 크기까지 C_{load}의 전류 특성을 시험할 수 있다.

2.1.3 수식적 계산



그림 4 스위치 S2 양단전압을 $V_{pulse}(t)$로 정의했을 때 제안 Capacitor 전류 시험기의 등가회로

그림 4는 스위치 S2 양단에 걸리는 전압을 $V_{pulse}(t)$라고 정의한 경우 그림 1의 등가회로이다. 이 경우, 제안 Capacitor 전류 시험기는 그림 4와 같이 직렬 L-C 회로로 표현될 수 있다.(이때 R_{esr}는 직렬 L-C 회로 내의 기생 저항의 총합)

Mode 1의 경우, $V_{pulse}(t)$는 설정된 동작 주기의 반 주기($T_s/2$) 동안 V_{in1}을 가지게 된다. Mode 2의 경우, $V_{pulse}(t)$ 반 주기($T_s/2$) 동안 0(V)을 가지게 된다. 이를 통해 그림 4의 직렬 L-C 회로의 동작 주파수 f_s는 $V_{pulse}(t)$의 전체 주기의 역수로 다음과 같이 정의된다.

$$f_s = \frac{1}{T_s} \tag{1}$$

또한 $V_{pulse}(t)$는 푸리에 급수 전개를 이용하여 다음과 같이 정리할 수 있다.

$$V_{pulse}(t) = \frac{V_{in}}{2} + \frac{2V_{in}}{\pi}\sin(2\pi f_s t) + \cdots \tag{2}$$

이때, $V_{pulse}(t)$의 교류 성분을 $v'(t)$라고 정의한다면 제안 Capacitor 전류 시험기의 교류 성분에 대한 등가회로는 그림 5와 같으며, $v'(t)$는 다음과 같이 정리할 수 있다.

$$v'(t) = \frac{2V_{in}}{\pi}\sin(2\pi f_s t) + \cdots \tag{3}$$



그림 5 제안 Capacitor 전류 시험기의 교류 성분

Load Capacitor에 흐르는 전류 $I_c(t)$는 다음과 같이 정의한다.

$$I_C(t) = I_{CM}\sin(2\pi f_s t + \Phi_m) \tag{4}$$

(4)의 식에서, C_{load}에 흐르는 전류 $I_C(t)$의 진폭 I_{CM}은 다음과 같이 계산할 수 있다.

$$I_{CM} = \frac{\frac{2V_{in}}{\pi}}{\sqrt{R_{esr}^2 + Z_r^2(\frac{f_s}{f_r} - \frac{f_r}{f_s})^2}} \tag{5}$$

이때, f_r은 직렬 L-C 회로의 공진 주파수이며, 임피던스 Z_r와 함께 다음과 같이 정의된다.

$$f_r = \frac{1}{2\pi\sqrt{L_r C_{load}}} \tag{6}$$

$$Z_r = \sqrt{\frac{L_r}{C_{load}}} \tag{7}$$

위의 살펴본 식을 통해서 제안 Capacitor 전류 시험기는 동작 주파수 f_s를 조절하여 전류 $I_C(t)$의 진폭 I_{CM}을 증가시킬 수 있다는 것을 알 수 있다.

2.2 Simulation

그림 6은 제안 Capacitor 전류 시험기를 확인하기 위한 Simulation 회로이다. SImulation 조건은 다음과 같다.

- $L_r = 26\mu H$
- $C_{load} = 1000\mu F$
- $V_{in1} = 12\,V,\ V_{in2} = 500\,V$



그림 6 제안 Capacitor 전류 시험기 Simulation 회로

그림 7, 8, 9는 동작 주파수 f_s를 600, 980, 1.5kHz로 설정하여 얻은 $I_{C_{load}}$, V_{gate1}, V_{gate2}, V_{pulse}의 파형이다.



그림 7 $f_s = 600Hz$일 때 파형



그림 8 $f_s = 980Hz$일 때 파형



그림 9 $f_s = 1.5kHz$일 때 파형

그림 7, 8, 9에서 동작 주파수 f_s가 바뀜에 따라 Capacitor의 전류 $I_{C_{load}}$의 진폭이 달라지는 것을 확인할 수 있다.

3. 결론

기존 Capacitor 전류 시험기는 CCCV(constant current constant voltage) 충/방전 회로를 사용하여 규모가 큰 Power Supply가 필요하다. 이는 설치의 어려움, 생산 비용의 상승, 관공사로부터 사전 신고 절차 및 허가 절차에 따른 절차적 불편함, 그리고 동작을 위한 낮은 주파수라는 단점들을 초래하게 된다.

이에 본 논문은 공진 회로를 이용하여 제안 Capacitor 전류 시험기를 설계하였으며, 이를 Simulation을 통해 검증하여 기존 Capacitor 전류 시험기와 비교하면 다음과 같은 이점을 가진 것을 확인하였다.

1) 기존 Capacitor 전류 시험기에 비해 크기가 작은 Power Supply를 사용할 수 있음. 이로 인해 Power Supply 크기 감소 및 생산 비용 감소.

2) Power Supply의 전력 사용의 감소로 인한 관공서 사전 신고 등의 절차적 불편함 해소.

3) 동작을 위한 주파수 영역의 확대.

이 논문은 ㈜성호전자의 연구비 지원과 과학기술정보통신부 및 정보통신기획평가원의 대학ICT연구센터지원사업의 연구결과로 수행되었음.(IITP-2020-2018-0-01396)

참 고 문 헌