

양극성 저압 직류배전망 연계용 전압밸런서를 위한 커플드 인덕터 설계

변형준, 박정민, 박태화, 원충연
성균관대학교

Design of Coupled Inductor for Voltage Balancer in Bipolar LVDC

Hyung-Jun Byun, Jung-Min Park, Tae-Hwa Park and Chung-Yuen Won
SungKyunKwan University

ABSTRACT

본 논문은 커플드 인덕터를 활용한 인터리브드 벡-부스트 전압밸런서를 제안한다. 기존 인터리브드 벡-부스트의 경우 부하 전류 리플을 줄이기 위해 다수의 자성소자를 사용하여 부피가 커지는 단점이 존재한다. 제안하는 방식은 기존 토폴로지에 비해 자성소자 수 및 인덕턴스를 줄일 수 있어 전체 토폴로지의 부피가 작아지는 이점을 갖는다. 본 논문에서는 인터리브드 벡-부스트 형 전압밸런서를 위한 커플드 인덕터 설계 사항 및 이점들을 제시한다.

1. 서론

최근 연구되고 있는 양극성 저압 직류배전망은 접지단을 포함하며 두 개의 가용 전압 버스로 구성되어 단극성 배전망에 비해 안전성 및 전력 신뢰도의 이점을 갖는다. 하지만 양극성 배전망에서 부하 불평형 발생하거나, 신재생 에너지원의 발전량 변동 시 전압 버스 간 전압 불균형이 발생하며 이는 전력 품질을 저하시키는 요인이 된다. 이를 해결하기 위한 전압밸런서는 전압 버스 간의 평형을 맞추는 동작을 수행한다. 기존 제안되었던 다양한 전압밸런서 중 인터리브드 벡-부스트 전압밸런서는 인덕터를 상단과 하단 대칭적으로 구성하여 전류 리플을 효과적으로 감소시킬 수 있는 토폴로지로 연구되었다.^[1] 하지만 두 개의 자성소자를 사용하여 전체 부피가 커지는 문제점을 갖는다. 본 논문에서는 인터리브드 벡-부스트 전압밸런서에 커플드 인덕터를 적용하여 인터리브드 인덕터의 인덕턴스를 감소시키고 자성 소자 수를 하나로 줄여 토폴로지의 부피를 감소시킬 수 있는 커플드 인덕터를 이용한 전압밸런서를 제안한다.





그림 1 전압밸런서를 이용한 양극성 직류 배전망
Fig. 1 Bi-polar dc distribution system with voltage balancer

2. 본론

2.1 제안하는 커플드 인덕터를 이용한 전압밸런서



(a) 인터리브드 벡-부스트 전압밸런서 (b) 제안하는 전압밸런서
그림 2 인터리브드 벡-부스트 전압밸런서 및 제안하는 전압 밸런서
Fig. 2. Interleaved buck/boost voltage balancer and proposed voltage balancer

그림 2는 기존 인터리브드 벡-부스트 전압밸런서와 제안하는 커플드 인덕터를 적용한 전압밸런서를 나타낸다. 제안하는 전압밸런서는 기존 인터리브드 벡-부스트 전압밸런서에서 두 독립적인 자성 소자로 구성된 인덕터를 한 자성소자를 통해 인덕턴스를 공유하는 커플드 인덕터로 대체한다. 따라서 자성 소자 수 및 인덕턴스 감소로 인해 전체 토폴로지의 부피를 줄일 수 있는 이점이 있다.

2.2 제안하는 전압밸런서의 커플드 인덕터 설계

제안하는 전압밸런서에서 커플드 인덕터 설계시 고려해야 할 파라미터는 권선비, 인덕턴스, 전류리플 그리고 스위칭 주파수에 의해 결정된다. 제안하는 전압밸런서에서 커플드 인덕터는 상하단 대칭으로 구성되기 때문에 1:1의 권선비를 가진다.

그림 3은 커플드 인덕터의 내부저항과 누설 인덕턴스를 고려한 등가회로이다. 인덕턴스는 인덕터 양단 전압방정식을 통해 도출할 수 있다. 제안하는 커플드 인덕터의 대칭적인 구조를 가지므로, 본 논문에서는 상단 전압방정식을 기준으로 한다.




그림 3 2권선 커플드 인덕터 등가회로
Fig. 3 Equivalent circuit of two winding coupled inductor

그림 3의 등가회로에서 상단 인덕터 전압방정식은 식(1)과 같이 누설 인덕턴스와 상호 인덕턴스 그리고 내부저항으로 나타낼 수 있다.

$$V_H = L \frac{di_{L1}}{dt} - M \frac{di_{L2}}{dt} + R_{L1} i_{L1} \quad (1)$$

상호 인덕턴스 M 을 커플링 계수 k 로 표현하면 식(2)와 같다. 제안하는 토폴로지에서 양측 인덕턴스는 같은 값을 가지며, 커플링 계수 k 는 커플링 정도에 따라 0에서 1 사이값을 갖는다. 제안하는 전압밸런서는 좌우 스위칭 단이 서로 180° 위상차의 상호동작을 하며, 따라서 커플드 인덕터의 상하단 전류 I_{L1}, I_{L2} 는 180° 의 위상차를 갖는다.

$$M = k \sqrt{L_1 L_2} = kL \quad (2)$$

$$\frac{di_{L1}}{dt} = - \frac{di_{L2}}{dt} \quad (3)$$

식(2)과 (3)을 고려한 커플드 인덕터의 상단 전압은 식(4)와 같이 상단 전류와 인덕턴스, 커플링 계수 그리고 내부저항에 의해 결정된다.

$$\begin{aligned} V_H &= (1-k)L \frac{di_{L1}}{dt} + kL \frac{d}{dt}(i_{L1} - i_{L2}) + R_{L1} i_{L1} \\ &= (1+k)L \frac{di_{L1}}{dt} + R_{L1} i_{L1} \end{aligned} \quad (4)$$

커플드 인덕터의 인덕턴스와 전류리플과의 상관관계를 식(4)를 바탕으로 나타면 식(5)와 같다. 커플드 인덕터의 인덕턴스는 커플링 계수에 의해 결정됨을 의미한다. 따라서 인터리브드 구조에 커플드 인덕터를 적용할 경우 같은 크기의 전류리플을 인덕턴스를 통해 구현할 수 있으며 이는 즉, 전체 토폴로지 부피를 줄일 수 있음을 의미한다.

$$L = \frac{V_H - R_{L1} I_{L1}}{\Delta i_{L1} (1+k)} DT_s \quad (5)$$

3. 시뮬레이션

표 1은 제안한 전압밸런서에서 전류리플과 불균형 부하 인가 시 전압 버스간 밸런싱 동작을 보기 위한 시뮬레이션 파라미터이다. 시뮬레이션은 저항을 이용하여 전압 버스간 불균형 조건을 구현하였다.

그림 4는 부하 변동 시 전압밸런서 시뮬레이션 결과이다. 시뮬레이션은 부하 평형상태의 양극성 배전망에 0.1초 구간 불균형 부하를 인가하였으며, 0.12초 구간부터 밸런싱 동작을 수행하였다. 그림 4(b)에서 밸런싱 동작 시 인덕터 전류 변화를 확인할 수 있으며, 그림 4(c)는 전압버스 파형을 나타내었다.

표 1. 시뮬레이션 파라미터

Table 1. Simulation parameters

파라미터	값	단위
Δi_L	3.2	[A]
L	1.5	[mH]
k	0.75	
L_m	1.125	[mH]
L_{lk}	0.375	[mH]
R_L	0.2	[Ω]
$R_{1(ubalance)}$	15	[Ω]
$R_{2(ubalance)}$	10	[Ω]




그림 4 부하 변동 시 밸런싱 시뮬레이션 결과

Fig. 4 Simulation results of balancing under load fluctuation




그림 5 비커플드 인덕터 및 커플드 인덕터 전류리플 파형

Fig. 5 Current ripple waveform of non coupled inductor and coupled inductor

그림 5는 밸런싱 동작 시, 인터리브드 벅-부스트 전압밸런서에서 같은 인덕턴스로 설계한 기존 독립적인 인덕터와 제안하는 커플드 인덕터의 전류리플 파형이다. 시뮬레이션 결과 제안하는 커플드 인덕터의 전류 리플이 57.1%로 낮아짐을 확인하였다. 인덕터 전류리플과 인덕턴스는 반비례 관계를 가지고 있으며, 동일 전류리플의 전압밸런서 설계 시 제안하는 커플드 인덕터를 통해 인덕턴스를 감소시킬 수 있다. 따라서 기존 전압밸런서에 비해 인덕터 부피를 줄일 수 있음을 검증하였다.

4. 결론

본 논문에서는 인터리브드 벅-부스트형 전압밸런서에 커플드 인덕터를 활용하는 방안을 제안하였다. 기존 인터리브드 벅-부스트 방식이 갖는 부피 문제를 해결하기 위해 제안하는 토폴로지는 커플링을 통해 자성 소자 수와 인덕턴스를 줄여 부피 감소의 이점이 있는 커플드 인덕터를 활용하였으며, 커플링 계수와 인덕턴스간의 상관관계를 수식을 통해 산출하였다.

참고 문헌

[1] F. Wang, Z. Lei, X. Xu and X. Shu, "Topology Deduction and Analysis of Voltage Balancers for DC Microgrid", in IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 5, no. 2, pp. 672-680, June 2017.