FPGA를 이용한 JPEG 압축모듈 구현

Implementation of JPEG Compression Module Using FPGA

정보를 전달하는 데에는 여러 수단이 있다. 그 중 가장 많은 양의 정보를 가장 직관적으로 전달하는 수단은 영상이다. 그렇기 때문에 사람들은 예로부터 공연과 연극을 통해 시각적인 형태로 내용과 분위기 등 다양한 정보들을 전달해왔고, 오늘날에는 영화 필름의 형태로 전달하기도 한다. 현대에는 기술이 점점 발전하고 한 매체가 담을 수 있는 용량이 커지면서 통용되는 데이터량이 늘어나고 있고, 또한 개개인의 삶이 하나의 컨텐츠가 되면서 사회 전체적으로 유통되는 데이터량이 급증하고 있는 추세이다. 이러한 사회적 추이를 따라 영상을 효과적으로 운용하는 중요성이 대두되고 있고, 이를 위해 그 데이터량을 효과적으로 관리하는 다양한 압축 기술에 대한 연구가 이루어지고 있다. 최근 국내에서 5G 통신 기술이 상용화되는 것을 보면서도 알 수 있듯이 기술이 발전함에 따라 처리해야하는 데이터량이 많이졌고 많은 데이터량을 처리하는 속도도 발전하였지만 많은 데이터량을 효율적으로 줄이는 방법도 매우 중요해졌다. 이점에 착안하여 본 논문은 JPEG 인코더를 구현해봄으로써 영상의 효율적인 압축에 대한 이해도를 높이고 압축 자체에 대한 개념을 깊이 있게 함양하기 위해 본 연구 주제를 선정하였다.