

공통모드 노이즈 저감을 위한 전력전자모듈

신종원

중앙대학교 에너지시스템공학부

초록

전력 전자 시스템 내의 전도성 노이즈는 반도체 스위칭 소자의 고속 동작에 큰 영향을 받는다. 특히 실리콘 카바이드 (SiC) 등의 신소재 반도체 소자 (wide band-gap device, WBG device) 특유의 고속 dv/dt 특성이 전력전자모듈 (power electronics module, PEM) 내의 기생 용량 (parasitic capacitance)에 인가될 경우 상당한 전도성 노이즈의 원인이 되므로 이를 해결할 필요가 있다. 본 논문에서는 유전율이 낮은 재료를 PEM 내부에 사용함으로써 기생 용량을 줄이고, 따라서 공통 모드 전류의 발생 또한 최소화할 수 있는 설계를 제안한다. 제안된 PEM 설계 기법은 외부 필터를 필요로 하지 않으며, PEM 내의 스위칭 소자-방열 소자 간 열저항 (thermal resistance)를 증가시키지 않으면서도 기생 용량을 최소화하여 노이즈를 억제한다. 제안된 방법으로 제작된 PEM을 1 kW 출력 100 kHz 스위칭 주파수의 강압형 dc-dc 컨버터에 적용하여 공통 모드 전도성 전류가 줄어들음을 증명하였다.

1. 서론

그림 1에 보이는 totem-pole 구조의 PEM은 상단 및 하단 스위치의 직렬 연결로 구성되며, dc-dc, dc-ac, ac-dc 등의 다양한 전력 변환에 응용되고 있다. PEM 좌측 및 우측의 회로는 직류 또는 저주파 (off-line일 경우 일반적으로 50-60 Hz)의 전력원 및 전력 부하로 모사될 수 있으며, C는 접지된 방열판으로부터 PEM




그림 1. PEM 및 접지 간의 기생 용량 C




그림 2. PEM 내의 DBC, 스위칭 소자, 방열 소자의 연결을 보이는 단면 구조

내의 스위칭 소자에 이르기까지의 기생 용량을 나타낸다. 스위칭 소자가 온-오프 동작을 반복할 경우 C에는 고속의 dv/dt를 가지는 전압 파형이 인가되며, 이는 전도성 노이즈의 발생 원인이 된다. 특히 최근 주목받는 신소재 반도체 소자는 기존의 실리콘 소자에 비하여 큰 dv/dt 값을 가지므로 전도성 노이즈의 발생이 더욱 심각한 특성을 보인다.

현재까지의 노이즈 저감 방법 또는 EMC (electromagnetic compatibility) 필터의 집적화^[1], 새로운 회로 구조의 제안^[2], 그리고 컨버터 회로의 균형 설계^[3]에 초점이 맞춰져 왔으나, 노이즈 발생의 근본적 원인인 전력전자모듈 내의 기생 용량의 저감에 대한 연구는 상대적으로 주목받지 못하였다. 이에 본 논문은 모듈 내 기생 용량을 줄여 노이즈 발생 원인을 근본적으로 제거하고, 결과적으로 필터 및 냉각 장치의 부담 없이 공통 모드 노이즈를 절감하고자 하는 새로운 설계 방법을 제안하고자 한다. 제안된 PEM은 능동 및 수동 필터를 추가하지 않고도 공통 모드 노이즈를 줄일 수 있다. PEM을 1kW의 벅 컨버터에 적용하였을 경우 반도체 소자의 동작 온도를 상승시키지 않으면서도 공통 모드 전류를 저감하는 것을 확인하였다.

2. 제안된 전력전자모듈의 설계 기법

일반적으로 PEM 내에는 그림 2 와 같이 direct bond copper (DBC)가 존재하며, 이 DBC 는 3 개의 층으로 구성된다. 가운데의 절연층은 산화 알루미늄 (Al₂O₃) 또는 산화 질소 (AlN) 등의 세라믹 물질로 이루어지며, 이 절연층의 양면에는 각각 상부 및 하부 구리 전도층이 부착되어 있다. 일반적으로 상부 구리 전도층에는 반도체 소자가 실장되며, 하부 구리 전도층에는 방열 소자가 부착된다. 기생 용량 C 는 상/하부 구리 전도층 및 절연층을 평판형 축전자로 모델링하여 식 (1)과 같이 계산할 수 있다.

$$C = \epsilon_0 * \epsilon_1 * A_0 / d \quad (1)$$

이 때 $\epsilon_0 * \epsilon_1$, A_0 , 그리고 d 는 절연층의 유전율, 그림 2 에 보이는 것과 같이 방열 소자 전체의 면적, 절연층의 두께를 각각 의미한다.

방열 소자는 열저항의 최소화를 위해 전면적에 걸친 땀납층을 통하여 하부 구리 전도층과 연결된다. 그러나 이와 같은 넓은 땀납층 및 하부 구리 전도층은 그림 1 의 기생 용량 C 가 큰 값을 가지도록 하는 주된 원인이며, 다음 문단에서 설명할 수직 방향의 열의 흐름을 생각할 때 불필요하다고 볼 수 있다.

그림 2 의 화살표는 상부 구리 전도층에 실장된 스위칭 반도체 소자에서 발생한 열의 흐름을 묘사하고 있다. 참고문헌^[4]에 따르면 구리 전도층 및 절연층에서의 열전도 각도를 각각 다르게 정의하고 있으나, 본 논문에서는 설계의 간결성 및 편의성을 위하여 열의 전도가 45 도 각도 이내에 집중되는 것으로 근사하였다. 즉 45 도 이외에 존재하는 하부

구리 전도층은 방열에 기여하지 않으며, 기생 용량을 늘리는 역할을 하므로 불필요하다고 간주할 수 있다.

본 논문에서는 불필요한 하부 구리 전도층을 wet-etching 을 통하여 모두 제거하고, 해당 공간을 낮은 유전율을 가지는 물질 (공기)로 대체하였다. 이는 평판형 축전지에서 도체의 면적을 줄이고 직렬 용량을 추가하는 것으로 모델링되며, 결과적으로 기생 용량의 저감을 얻어낸다. 새로운 기생 용량 C' 은 식 (2)와 같다.

$$C' = C1 + C2 // C3 \quad (2)$$

여기서 $C1 = \epsilon_0 * \epsilon_1 * A_B / d$, $C2 = \epsilon_0 * \epsilon_1 * (A_0 - A_B) / d$, $C3 = \epsilon_0 * (A_0 - A_B) / d_a$ 이다. d_a 는 하부 구리 전도층의 두께, A_B 는 줄어든 하부 구리 전도층의 면적이다.

Wet etching 기법은 상부 구리 전도층의 패턴 설계를 위하여 일반적으로 사용되는 기술로, PEM의 제작 시 추가 과정을 필요로 하지 않으므로 제작 단가를 크게 증가시키지 않는다.

본 논문에서는 스위칭 소자로서 Wolfspeed사의 SiC 스위치 CPMF-1200-S080B 및 SiC 다이오드 CPW4-1200-S020B를 병렬 연결하여 사용하였으며, 방열 소자는 Cool innovations사의 4-121204U를 사용하였다. DBC는 Rogers Technology사의 표준 DBC (절연층 두께 0.64 mm, 상부 및 하부 구리 전도층 두께 0.3 mm)를 사용하였다. 제작된 PEM은 그림 3에 나타나 있다. 기존의 PEM의 기생 용량 C 는 29 pF, 제안된 설계 방식을 따른 PEM의 기생 용량 C' 은 약 14.7 pF을 가지는 것으로 측정되었다. 이는 약 50%에 해당하는 감소이다.

3. 실험 결과

2절에서 제작한 PEM을 1 kW 출력, 400V-200V 강압형 dc-dc 컨버터에 적용하여 100 kHz 스위칭을 인가하였다. 그림 4는 컨버터 각부의 파형 및 공통 모드 전류를 측정된 것이다. 공통 모드 전류는 dc 전력 공급기와 컨버터 간에 어떠한 필터도 사용하지 않고 측정된 것이다. 그림 5는 기존 방식의 모듈 및 제안된 방식으로 제작된 모듈을 적용하였을 경우 측정된 공통 모드 전류를 상단 스위치의 턴-온 전이 구간에서 비교한 것이다. 전이 구간 시작 시 공통 모드 전류의 크기가 약 50% 정도 줄어든 것을 확인할 수 있다.

4. 결론

본 논문에서는 PEM 내의 DBC 중 하부 구리




그림 3. 제작된 전력전자모듈. 기존 방식 및 본 논문에서 제안된 방식으로 제작된 모듈들은 하부 구리 전도층의 차이만 가지므로, 외관상 동일하다.

전도층의 면적을 최소화하여 기생 용량을 줄이고, 이를 통하여 공통 모드 전류의 발생을 억제하는 기술을 제안하였다. 제안된 기술은 PEM의 제작에 일반적으로 사용되는 공정만을 사용하여 모듈 가격의 증가를 억제하며, 외부 필터의 크기 및 모듈 내 열저항의 증가 없이 공통 모드 전류를 저감하는 것이 가능하다는 장점이 있다. 제안된 PEM은 강압형 dc-dc 컨버터에 적용되어 유효성을 입증하였다.

참고문헌

- [1] J. D. van Wyk, F. C. Lee, Z. Liang, R. Chen, S. Wang and B. Lu, "Integrating active, passive and EMI-filter functions in power electronics systems: a case study of some technologies," in *IEEE Transactions on Power Electronics*, vol. 20, no. 3, pp. 523-536, May 2005.
- [2] C. T. Morris, D. Han and B. Sarlioglu, "Reduction of Common Mode Voltage and Conducted EMI Through Three-Phase Inverter Topology," in *IEEE Transactions on Power Electronics*, vol. 32, no. 3, pp. 1720-1724, March 2017.
- [3] P. Kong, S. Wang and F. C. Lee, "Common Mode EMI Noise Suppression for Bridgeless PFC Converters," in *IEEE Transactions on Power Electronics*, vol. 23, no. 1, pp. 291-297, Jan. 2008.
- [4] Y. Xu, and D. C. Hopkins, "Misconception of Thermal Spreading Angle and Misapplication to IGBT Power Modules," 29th IEEE Applied Power Electronics Conference and Exposition, Fort Worth, TX, pp. 545-551.




그림 4. 제작된 전력전자모듈을 적용한 강압형 dc-dc 컨버터의 동작 파형. 청색: 공통 모드 전류(0.5 A/div.), 녹색: 다이오드 전압 (100 V/div.), 보라색: 출력 전압 (100 V/div.), 적색: 인덕터 전류. (5 A/div.)




그림 5. 기존 방식 및 제안된 방식의 전력전자모듈을 사용하였을 경우, 상부 스위치 턴-온 시의 공통 모드 전류 비교.