

# System Generator를 이용한 SRF-PLL 설계 및 FPGA구현

배형진 · 조종민 · 안현성 · 차한주  
충남대학교 전기공학과

## Design of SRF-PLL and FPGA Implementation using System Generator

Hyungjin Bae · Jongmin Jo · Hyunsung An · Hanju Cha  
Department of Electrical Engineering, Chungnam National University

### ABSTRACT

본 논문은 계통연계형 인버터의 위상추종기법인 SRF-PLL을 모델링하고, FPGA에 구현하기 위해 System Generator를 이용하여 설계하였다. SRF-PLL의 비례-적분 이득은 소신호 해석을 하여 일반화를 통해 입력전압의 크기에 관계없이 적용 가능하며, 주파수 응답에서 65도 위상여유를 갖는 안정한 이득을 산정하였다. FPGA 구현을 위해 MATLAB/SIMULINK와 연동 가능한 System Generator를 이용하여 SRF-PLL을 모델링하였으며, MATLAB 기반의 시뮬레이션과 실험을 통하여 위상추종 특성을 분석하였다.

### 서론

전력품질 향상을 위한 전력 제어, 시스템 안정도 향상의 목적을 수행하기 위한 하나의 방법은 역률제어다. 계통연계형 인버터에서 계통과 시스템 주파수 및 위상의 동기화를 위해 PLL(Phase Locked Loop)은 주파수 및 위상추종을 수행한다. SRF-PLL(Synchronous Reference Frame Phase Locked Loop)은 산업사회에서 가장 보편적으로 사용되고 있는 PLL 기법으로써 계통의 위상을 빠르고 정확하게 추종하는 기술이며 설계가 빠르고 간단한 장점이 있다<sup>[1]</sup>. 최근 반도체 기술의 발달로 산업사회에서는 생산성 향상을 위한 고성능 제어가 요구되고 있으며, 멀티프로세서나 고사양 DSP가 고성능 제어기의 프로세서로 채택될 수 있지만 비용적인 효율성을 주지 못한다. 반면에 FPGA 기반의 시스템은 하드웨어의 빠른 타이밍 속도와 안정성을 제공하고, ASIC의 디자인 비용 및 개발시간을 비교할 때 상대적으로 적은 비용과 짧은 기간으로 설계가 가능하다<sup>[2]</sup>. 본 논문에서는 MATLAB/SIMULINK와 연동 가능한 System Generator를 이용하였고, 소신호 해석법을 통하여 비례-적분 제어기의 이득을 산정하여 FPGA로 SRF-PLL을 구현하였다.

## 2. System Generator를 이용한 FPGA 구현

### 2.1 SRF-PLL의 원리

그림 1은 SRF-PLL 기법의 블록도를 나타낸다. 120도 위상차를 갖는 3상 전압  $V_a, V_b, V_c$ 를 90도 위상차를 갖는 2상 전압  $V_d, V_q$ 로 d-q변환하여 주파수 동기화를 통해 위상정보를 계산한다. 또한 계통 시스템 주파수 및 위상의 동기화를 위해

비례-적분 제어기 출력이 존재하는 적분기가 위상정보를 갖고 있는  $V_d$ 축 전압을 기준 지령치와 비교하여 오차 성분을 보상해준다. 계통과 인버터 시스템간의 위상차를 0으로 만들기 위하여  $\omega_{ref}=377$  rad/s로 전향보상 하면서 동기 좌표계로 위상추종을 수행한다. 수식 (1)은 3상 전압의 d-q변환을 통해 계통의 위상  $\theta$  추종위상  $\hat{\theta}$ 의 차를 0으로 만들어 주는 동기 좌표계 변환을 나타낸다.




그림 1 SRF-PLL 블록도  
Fig.1 Block diagram of SRF-PLL

$$\begin{bmatrix} V_d \\ V_q \\ 0 \end{bmatrix} = \frac{2}{3} \begin{bmatrix} \cos\hat{\theta} & \cos\left(\hat{\theta} - \frac{2}{3}\pi\right) & \cos\left(\hat{\theta} + \frac{2}{3}\pi\right) \\ -\sin\hat{\theta} & -\sin\left(\hat{\theta} - \frac{2}{3}\pi\right) & -\sin\left(\hat{\theta} + \frac{2}{3}\pi\right) \\ \frac{1}{2} & \frac{1}{2} & \frac{1}{2} \end{bmatrix} \begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} \quad (1)$$

### 2.2 비례-적분 제어기 이득 선정

SRF-PLL은 위상추종을 수행하기 위해서 비례-적분 제어기가 구성되어 있다. 설계한 SRF-PLL은 비례-적분 제어기의 이득  $K_p, K_i$ 로 오차를 보상해준다. 계통연계형 인버터 시스템에서 계통의 위상  $\theta$ 와 시스템 추종위상  $\hat{\theta}$ 의 차가 매우 작은 것을 고려하여 소신호 모델을 이용해 PLL을 해석하였다. 본 논문에서는 수식 (2)은 소신호 모델링된 PLL의 전달함수이다. 수식 (2)와 2차 시스템의 일반화 과정에 의해서 감쇠비  $\xi$ 는 수식 (3)처럼 표현할 수 있다.

$$T_{CL} = \frac{\left(k_p s + \frac{k_i}{T_i}\right)}{s^2 + k_p s + \frac{k_i}{T_i}} \quad (2)$$

$$\zeta = \frac{\sqrt{k_p T_i}}{2} \quad (3)$$

PLL은 교차 주파수가 낮으면서도 동작 주파수 영역에서

충분한 위상 여유를 확보해야 우수한 위상 추종 응답특성을 갖는다. 감쇠비  $\xi$ 가 낮을 경우에는 시스템의 위상여유가 불충분하여 불안정한 시스템이 될 수 있다. 그림 2는 소신호 해석을 통해 산정된 비례-적분 이득을 적용한 SRF-PLL의 주파수 응답특성이며 65도의 안정한 위상여유를 확보하는 것을 확인할 수 있었다.




그림 2 소신호 해석의 이득을 고려한 SRF-PLL 주파수 응답특성  
Fig. 2 Frequency response of SRF-PLL considering small-signal gain

### 2.3 MATLAB/SIMULINK의 System Generator

MATLAB/SIMULINK와 연동된 System Generator로 설계된 블록도는 각 블록 별로 기능을 수행할 수 있는 Verilog HDL(Hardware Description Language)로 변환 가능하다.

그림 3은 System Generator 블록도로 이루어진 SRF-PLL의 내부 모듈 구조도이다. 내부에는 좌표변환을 위한 블록도, 비례-적분 제어기, 전향보상하기 위한 추종위상  $\hat{\theta}$ 을 생성하는 모듈로 구성이 되어있다. 추종위상  $\hat{\theta}$ 은 동기좌표계로 피드백되며 계통과 시스템의 오차를 줄여 위상 및 주파수 동기화를 수행한다. 그림 4는 계통전압 3상을 90도 위상차를 갖는 2상의 d-q 정지좌표계로 변환시켜주는 변환행렬을 나타낸다. 그림 5는 비례-적분 제어기의 블록도를 나타낸다.




그림 3 SRF-PLL 내부 모듈 구조도  
Fig. 3 Internal modules structure of SRF-PLL




그림 4 SRF-PLL 정지 좌표계 변환 블록도  
Fig. 4 Stationary reference frame block diagram of SRF-PLL




그림 5 SRF-PLL 비례-적분 제어기 블록도  
Fig. 5 PI controller block diagram of SRF-PLL

### 2.4 MATLAB 시뮬레이션 결과

System Generator로 모델링된 SRF-PLL을 MATLAB 시뮬레이션으로 결과를 확인하였다. 3상 계통전압을 2상 d-q 변환하였고 동기 좌표계로 주파수가 동기화 되면  $V_d$ 축 성분은 계통 전압과의 위상차를,  $V_q$ 축 성분은 전압의 크기인 음의 최댓값을 갖게 된다. 그림 6는 SRF-PLL에서 추종위상  $\hat{\theta}$ 은 계통과 동일 주파수인 사인파와 동일한 주기를 갖는 결과를 나타낸다.




그림 6 MATLAB 시뮬레이션 SRF-PLL 결과  
Fig. 6 SRF-PLL MATLAB Simulation Result

### 3. 결 론

본 논문은 MATLAB을 이용해 FPGA 기반의 SRF-PLL을 모델링하였다. PLL의 안정한 제어기의 구현을 위해 비례-적분 제어기의 소신호 해석을 통하여 전압의 크기에 관계없이 적용가능한 제어기 이득을 산정하여 MATLAB 보드선도를 통해 65도의 위상여유를 갖는 결과를 확인하였다. System Generator를 MATLAB/SIMULINK와 연동하여 SRF-PLL 모델을 FPGA 기반으로 설계하였으며, MATLAB 시뮬레이션 결과를 통하여 FPGA에 기반으로 설계된 PLL 알고리즘의 위상 추종 수행능력에 대한 결과를 확인하였다.

### 참 고 문 헌

- [1] 조종민, 차한주, "Matlab Simulink를 이용한 PLL 모델링 및 FPGA 설계", 전력전자학회, 전력전자학술대회논문집, 2013.7, 457-458
- [2] 정은수, 이학준, 설승기, "FPGA를 이용한 고속 전류 제어기의 구현", 전력전자학회 논문지 제12권 제4호, 2007.8, 339-345