표면 거칠기에 따른 전하 이동도 특성 평가

최근 반도체 제조 공정 기술이 발전함에 따라, 나노 영역에서의 열 및 전기 특성에 관련하여 깊이 있는 연구들이 많이 수행되고 있다. 그 중 반도체 기판의 표면 거칠기는 열전도도 및 전하 이동도와 밀접한 관련이 있으며 나노 소자의 특성을 결정짓는 중요한 요소가 된다. 표면이 거친 정도에 따라 포논 산란 작용이 열적 특성에 영향을 미치며 표면 거칠기와 상응하는 포논의 파장은 이를 산란시켜 열전도도를 감소시키는 것으로 보고되었다[1]. 또한, 트랜지스터의 소형화에 따라 수직 전계가 증가하며 그 결과, 표면 거칠기 성분이 표면에서의 전자 및 홀의 이동 특성에 영향을 미친다. 따라서 원자 층 두께의 표면 거칠기의 중요성이 부각되며 이에 대한 물성 연구가 수행되어야 한다. <100> 벌크 실리콘에서 약산 용액인 500-MIF를 이용하여 시간에 따라 dipping을 진행한 후 표면 거칠기의 변화를 profiler (Tencor P-2)로 측정하여 확인하였다. 거칠기는 dipping을 시작한 후 10분부터 18분까지 약 $3{\AA}/min$의 변화를 가지는 것으로 관측이 되었다. 또한 Hall measurement system으로 벌크 실리콘에서의 온도에 따른 전하 이동도를 측정하였다. 측정 결과, 300 K일 때 p-type 벌크 실리콘의 전형적인 전하 이동도 값인 약 $450cm^2/V{\cdot}s$을 얻었으며, 저온에서는 높은 이동도를 가지다가 온도가 증가할수록 이동도가 감소하는 형태를 확인하였다. 서로 다른 표면 거칠기를 가지는 반도체 기판을 저온부터 상온 이상까지 온도의 변화를 주어 그에 따른 전하 이동도를 측정하고 열전도도 및 전하 이동도의 특성을 분석하였다.