

# 4K 플랫폼 인제스트 시스템을 위한 영상처리 장치의 디바이스 드라이버 아키텍처 설계 및 구현

\*강주형 \*\*김제우

전자부품연구원

\*kangjh@keti.re.kr, \*\*jwkim@keti.re.kr

## Design and Implementation of Device Driver Architecture of Image Processing Device for 4K Platform Ingest System

\*Joohyung Kang \*\*Je Wo Kim

Korea Electronics Technology Institute

### 요약

본 논문에서는 4K 플랫폼 인제스트(Ingest) 서버 시스템에서 영상처리 하드웨어 장치와 서버간의 커널 인터페이스를 지원하기 위한 PCIe 디바이스 드라이버의 구조를 설계 및 구현하였다. 제안하는 디바이스 드라이버 아키텍처는 동작하는 프로세스의 특성에 따라 크게 3개의 계층으로 분리하여 독립적인 PCIe 인터페이스 제어와 영상처리 하드웨어의 실시간 데이터 연산처리가 가능하도록 설계하였고, 병렬처리 방식으로 PCIe 디바이스를 제어함으로써 복수의 영상처리 장치에 대한 지연 현상이 발생하지 않도록 설계하였다. 본 논문에서 제안한 디바이스 드라이버의 아키텍처를 구현한 결과 효율적인 영상처리 장치 제어를 통해 4K 플랫폼의 콘텐츠를 실시간으로 획득 및 저장, 전송하는 결과를 얻을 수 있었다.

### 1. 서론

최근 국내 지상파 아날로그 방송 종료 이후 디지털방송으로 전환되면서 급속도로 초고화질(UHD; 4K) 방송이 대세로 자리를 잡아가고 있다. 정부에서 2015년도 시험방송을 시작으로 2016년도부터 수도권 UHD 본방송이 가능하다는 발표를 하였으며, 추후 지상파 방송사의 UHD 서비스를 전국적으로 사용 가능한 5개 채널(700MHz 대역 4개, DMB 대역 1개)을 우선 공급하고, 기존 DTV 대역 채널을 재배치를 통해 지역적으로 사용가능한 채널을 확보해 공급하는 방안을 계획 중이며, 2018년도 평창 동계 올림픽을 4K로 방송할 예정임을 공표한 실정이다. 이러한 방송 콘텐츠에 대한 시대적 흐름의 변화에 따라 국내 방송 기술 및 장비 시장 또한 UHD 콘텐츠에 맞추어 빠르게 변화하고 있다. 이미 UHD 4K 방송용 모니터, UHD 실시간 암호화기, 송신기, 광중계 시스템, 그래픽, 컨버터, 셋톱박스 등은 개발 완료하여 NAB에서 우수한 평가를 받았지만, UHD 방송 및 편집 제작에 필요한 인제스트 서버는 아직 개발이 진행 중인 상태이다[1][2].

이에 본 논문에서는 UHD 콘텐츠용 인제스트 서버 시스템 구축을 위해 자체 개발한 4K 플랫폼 영상처리 장치에 대한 디바이스 드라이버의 설계 및 구현 방법을 제안하고자 한다. 영상처리 하드웨어 장치와 상위 통합 소프트웨어 간의 커널 인터페이스를 지원하고, 각각의 프로세스의 특성에 맞는 아키텍처 모델을 설계함으로써 최적의 인터페이스 시나리오를 제안한다.

### 2. 4K 인제스트 시스템의 디바이스 드라이버 모델

#### 2.1. 4K 콘텐츠 획득 및 저장, 전송 시스템의 구조

4K 콘텐츠 획득 및 저장, 전송 시스템은 기능 특성에 따라 크게 3개의 모듈로 나뉘어 구성된다. 먼저, 4K 플랫폼 영상처리 장치를 통해 4K 영상 데이터를 획득 및 압축(Encoding)하는 영상 획득 모듈, PCIe 버스 기반 영상처리 장치의 커널 인터페이스를 지원하기 위한 디바이스 드라이버 모듈, 마지막으로 획득된 4K H.264 스트림의 분석 및 저장을 위한 통합 소프트웨어 모듈로 구성된다. 그림 1은 4K 영상 데이터를 획득 및 저장하기 위한 인제스트 서버 시스템의 모듈 구조를 나타낸 것이다.




그림 1. 4K 콘텐츠 획득 및 저장 시스템의 모듈 구조

### 2.2. 디바이스 드라이버 S/W 아키텍처

4K 콘텐츠 획득 및 저장 시스템의 디바이스 드라이버는 그림 2와 같이 3개의 계층으로 나누어 소프트웨어 아키텍처를 설계하였다. 최상위 계층으로 통합 소프트웨어에서 4K 플랫폼 콘텐츠의 획득 및 저장 기능을 제어할 수 있는 디바이스 드라이버 인터페이스 계층, PCIe 인터페이스 제어와 및 4K 플랫폼 영상처리 장치를 관리하는 PCIe 드라이버 계층, 마지막으로 레지스터 컨트롤과 스트림 전송 등의 4K 플랫폼 콘텐츠의 획득 및 저장 기능을 담당하는 저장 및 전송 프로세스 계층으로 구성된다.




그림 2. 디바이스 드라이버 S/W 아키텍처

#### 2.2.1. 인터페이스

4K 플랫폼 콘텐츠 획득 및 저장 시스템의 디바이스 드라이버 인터페이스는 표 1과 같이 Operation API와 Processing API로 구분되어진다. Operation API는 디바이스 드라이버에 대한 소프트웨어적 인스턴스 생성과 소멸, 영상처리 장치 FPGA 설정 등 디바이스 셋업 및 초기화 기능을 담당하는 인터페이스를 제공하고, Processing API는 실시간 4K 콘텐츠 저장 프로세스를 제어하는 인터페이스를 제공한다.

표 1. 디바이스 드라이버 인터페이스 API

	API	기능 설명
Operation API	OpenCapture	영상처리 장치 열기
	CloseCapture	영상처리 장치 닫기
	GetNumOfDevice	장치 개수 획득
	SetDeviceFPGA	장치 FPGA 설정
Processing API	IsCaptureReady	저장 장치 준비 여부
	StartCapture	4K 플랫폼 저장 시작
	StopCapture	4K 플랫폼 저장 중지

#### 2.2.2. PCIe 버스 제어 및 영상처리 장치 관리

본 시스템에서는 FPGA와 PCIe간의 원활한 데이터 인터페이스를 위하여 PLDA사의 IP를 탑재하였다. 시스템 초기 설정 시 해당 모듈은 PCIe 버스 컨트롤 초기화 및 PCIe 디바이스 정보 획득 등 전반적인 PCIe 컨트롤에 관련된 기능을 수행하는데, 이 과정을 통해 PCIe 슬롯에 장착된 4K 플랫폼 영상처리 장치를 인식하여 4K 콘텐츠 획득 및 저장을 위한 디바이스 셋업 작업을 수행하게 된다. 또한, PCIe 버스를 통해 인식된 영상처리 장치는 각각 스레드(Thread)기반으로 동작하여 4K 콘텐츠 획득 및 전송 과정을 진행하게 되므로 스레드 생성 및 소멸,

프로세스 파라미터 설정, 디바이스 정보 관리 등과 같은 영상처리 장치 관리에 대한 기능이 이루어지게 된다.

#### 2.2.3. 4K 콘텐츠 저장 및 전송 프로세스

디바이스 드라이버 모듈은 그림 1과 같이 영상 획득 모듈의 프로세스 신호에 따라 레지스터 컨트롤, 메모리 버퍼 컨트롤, DMA 컨트롤 기능을 거쳐 통합 소프트웨어로 4K 콘텐츠 데이터를 전송하게 된다.

영상 획득 모듈의 4K 플랫폼 영상처리 장치는 입력된 영상 데이터를 암호화 과정을 거친 후 사전에 설정된 데이터에 맞춰 메모리에 전송하게 되는데, 이 때 디바이스 드라이버와 영상처리 장치간의 효율적인 데이터 전송을 위하여 더블 버퍼링(Double Buffering) 기법으로 메모리 버퍼 컨트롤이 이루어지게 된다. 영상처리 장치가 암호화된 영상 데이터를 메모리로 전송하게 되면, 레지스터에 해당 데이터에 대한 FPGA의 채널 정보를 저장한 후 PCIe 버스를 통해 디바이스 드라이버로 인터럽트를 발생 시킨다. 인터럽트를 받은 디바이스 드라이버는 레지스터에 접근하여 FPGA의 채널 정보를 획득하고, 저장된 메모리의 주소를 역연산하여 DMAC(Direct Memory Access Controller)[3]를 통해 디바이스에서 호스트 메모리로 데이터를 전송하게 된다. 이 때, 획득된 H.264 스트림은 API로 등록된 콜백 함수를 통해 통합 소프트웨어로 전달되어 최종적으로 H.264 파일로 저장된다.

### 3. 구현 결과 및 결론

본 논문에서는 4K 플랫폼 인제스트 서버 시스템의 영상처리 장치에 대한 디바이스 드라이버의 아키텍처 설계 및 구현 방법을 제안하였다. 제안한 아키텍처로 디바이스 드라이버를 구현한 결과 효율적인 PCIe 인터페이스 관리와 영상처리 장치의 병렬체어가 가능함으로서 4K 카메라로부터 획득되는 영상 데이터를 실시간으로 획득 및 저장, 전송되는 결과를 얻게 되었고, 또한 8K 콘텐츠 16채널 플랫폼을 구현할 수 있는 가능성을 확인하였다. 이를 바탕으로 4K 플랫폼의 실시간 재생기능을 위한 디바이스 드라이버 개발을 향후 연구 주제로 선정하여 4K 영상 데이터의 실시간 획득 및 저장, 전송, 재생이 가능한 인제스트 서버 시스템을 구축할 예정이다.

#### - 감사의 글 -

본 연구는 미래창조과학부 및 정보통신기술진흥센터의 방송통신 미디어산업원천기술개발사업의 일환으로 수행하였음. [10043450, 8K UHD 및 4K S3D(stereoscopic 3D) 콘텐츠의 획득/저장/Ingest 및 전송용 비디오 서버 기술 개발].

#### 참고 문헌

- [1] 장형준, "4K-UHD 콘텐츠 제작 워크플로우 중요도 분석", 한국디지털정책학회 디지털융복합연구, 제12권, 제8호, pp.271-282, 2014년.
- [2] 조인준, 함상진, 김산성, 김병선, 김상훈, 전성호, "지상파 4K UHD 스포츠 라이브 중계방송", 한국방송공학회 방송공학회논문지, 제20권, 제1호, pp.26-39, 2015년.
- [3] 김진완, 조현목, "DMA(Direct Memory Access)을 이용한 SDRAM의 고속 인터페이스", 한국전기학회논문지 전기학회논문지, 제10권, 제18호, pp.22-29, 2006년.