Parallel Processing for Scaler SoC Implementation

Scaler SoC 구현을 위한 병렬처리 기술

멀티미디어 시대에 있어 이미지 신호처리(Image Signal Processing, ISP) 기술의 중요성이 거듭 강조되고 있는 가운데, 디지털 신호의 해상도를 변경하기 위해 여러 가지 커널을 사용하여 영상을 scaling 하는 방법들이 제안되고 있다. 본 논문에서 는 cubic convolution scaler를 이용하여 영상을 확대 및 축소할 때 하드웨어 관점에서의 메모리 최적화를 주제로 다룬다. SoC 상에서는 라인 메모리 개념을 가지기 때문에 영상의 해상도를 변환할 때 많은 메모리를 사용하게 된다. 또한 scaling을 할 때 곱하기 연산이 들어가게 되면 그에 비례하여 복잡도와 그에 따른 비용이 증가하게 된다. 이에 메모리와 process단계를 최적화하는 방법을 제안한다.